[发明专利]一种提高刻蚀效率的制造方法

权利要求书

1.一种提高刻蚀效率的制造方法，其特征在于，其步骤如下：

步骤S1：根据半导体芯片的波导得到设计图形，在设计图形的周围设计马赛克图形，得到掩膜版图；

所述步骤S1中得到掩膜版图的方法为：

步骤S1.1、确定所需半导体芯片的形状；

步骤S1.2、在波导的周围生成辅助图形；

步骤S1.3、使用大于半导体芯片的矩形减去生成的辅助图形生成空白区域，在空白区域填充保护芯片的马赛克图形；

步骤S1.4、去掉步骤S1.2生成的辅助图形，形成所需要的最终图形为掩膜版图；

所述马赛克图形为覆盖空白区域的形状或填充的倾斜交叉线；所述倾斜交叉线的倾斜角度为30°~60°；

所述马赛克图形的边缘距离半导体芯片的波导的距离的范围为50~150μm；

步骤S2：根据步骤S1的掩膜版图制作芯片的掩膜版。

2.根据权利要求1所述的提高刻蚀效率的制造方法，其特征在于，所述马赛克图形的边缘距离半导体芯片的波导的距离为50μm、100μm或150μm。

3.根据权利要求1或2所述的提高刻蚀效率的制造方法，其特征在于，所述半导体芯片为PLC型光分路器、阵列波导光栅、可调光衰减器芯片、定制延时线或混频器中的一种。

4.根据权利要求3所述的提高刻蚀效率的制造方法，其特征在于，所述半导体芯片的基底为单晶硅片或石英片。

5.根据权利要求4所述的提高刻蚀效率的制造方法，其特征在于，所述PLC型光分路器或阵列波导光栅的制作步骤为：

S3.1，对基底表面进行清洗；

S3.2，在基底表面通过热氧化生成二氧化硅下包层；

S3.3，在二氧化硅下包层上，使用等离子体增强化学气相沉积方法生长掺锗的二氧化硅波导芯层；

S3.4，使用低压力化学气相沉积法生长多晶硅硬掩膜层，多晶硅硬掩膜层覆盖二氧化硅下包层和掺锗的二氧化硅波导芯层；

S3.5，在多晶硅硬掩膜层上涂光刻胶，并将光刻板上的掩膜版图转移到光刻胶上；

S3.6，刻蚀步骤S3.5中的多晶硅硬掩膜层，去除无用的光刻胶；

S3.7，使用感应耦合等离子体刻蚀方法进行芯区刻蚀，得到所需的波导芯层；

S3.8，去除剩余的多晶硅硬掩膜层；

S3.9，利用低应力掺杂硼磷硅玻璃方法生长上包层；

S3.10，上包层退火，退火后完成PLC型光分路器或阵列波导光栅的制作。

6.根据权利要求5所述的提高刻蚀效率的制造方法，其特征在于，所述步骤S3.2中二氧化硅下包层的厚度范围为10~15μm；所述步骤S3.3中掺锗的二氧化硅波导芯层的厚度范围为4~8μm、宽度范围为4~8μm；所述步骤S3.4中多晶硅硬掩膜层厚度为1μm；所述步骤S3.7中芯区刻蚀深度比芯区厚度大0.3~0.4μm；所述步骤S3.9中上包层厚度范围为10~25μm；所述步骤S3.10中退火的温度范围为900~1100℃，退火时间范围为3~5小时。