[发明专利]桶式多线程处理器中的可变流水线长度

权利要求书

1.一种设备，其包括：

流水线电路系统，其用以实施流水线；

指令回写电路系统，其配置成：

在插入到所述流水线中之前确定指令的完成时间；

基于所述完成时间检测所述指令与不同指令之间的冲突，所述不同指令在所述流水线中，当所述完成时间等于所述不同指令的第二完成时间时检测所述冲突；以及

计算所述完成时间与未冲突完成时间之间的差；以及

写入延迟电路系统，其配置成将所述指令的完成延迟所述差。

2.根据权利要求1所述的设备，其中所述完成时间为时钟周期的数目。

3.根据权利要求2所述的设备，其中所述差为时钟周期的第二数目。

4.根据权利要求3所述的设备，其中，为确定所述指令的所述完成时间，所述指令回写电路系统配置成确定所述完成时间小于所述流水线中的所有可能流水线级。

5.根据权利要求4所述的设备，其中所述最大延迟为八个时钟周期。

6.根据权利要求1所述的设备，其中，为检测所述冲突，所述指令回写电路系统配置成：

在寄存器回写记分板中查找所述完成时间所落在的时钟周期以获得结果；以及

检测所述结果指示所述不同指令将在所述时钟周期处执行寄存器回写。

7.根据权利要求6所述的设备，其中所述指令回写电路系统配置成：

在所述寄存器回写记分板中写入所述指令将在第二时钟周期处完成的指示作为将所述指令插入到所述流水线中的部分，所述第二时钟周期与所述未冲突完成时间相对应。

8.根据权利要求1所述的设备，其中，为将所述指令的完成延迟所述差，所述流水线配置成：

检测所述指令准备好在所述流水线中的一个级处执行寄存器回写；

在所述写入延迟电路系统的写入延迟数据结构中对与所述流水线中的所述级相对应的记录执行读取；

确定所述记录的值不为零；以及

防止所述指令执行所述寄存器回写。

9.根据权利要求8所述的设备，其中所述指令回写电路系统配置成：

将所述差作为所述值写入到所述记录中作为将所述指令插入到所述流水线中的部分。

10.根据权利要求8所述的设备，其中所述写入延迟电路系统配置成：

随着每一时钟周期递减所述值。

11.根据权利要求1所述的设备，其中所述流水线配置成：

响应于所述指令的完成而将所述指令的线程标识符ID从流水线式线程ID缓冲器移动到线程准备运行队列中，所述线程ID插入到所述流水线式线程ID缓冲器中作为将所述指令插入到所述流水线中的部分。

12.根据权利要求1所述的设备，其中所述设备包含在存储器控制器中的可编程原子单元中。

13.根据权利要求12所述的设备，其中所述存储器控制器为小芯片系统中的小芯片。

14.一种方法，其包括：

在插入到处理器的流水线中之前确定指令的完成时间；

基于所述完成时间检测所述指令与不同指令之间的冲突，所述不同指令在所述流水线中，当所述完成时间等于所述不同指令的第二完成时间时检测所述冲突；

计算所述完成时间与未冲突完成时间之间的差；以及

将所述指令的完成延迟所述差。

15.根据权利要求14所述的方法，其中所述完成时间为时钟周期的数目。

16.根据权利要求15所述的方法，其中所述差为时钟周期的第二数目。