[发明专利]屏蔽栅沟槽型MOSFET器件及其制作方法

说明书

本申请公开了一种屏蔽栅沟槽型MOSFET器件及其制作方法，涉及半导体制造领域。该屏蔽栅沟槽型MOSFET器件包括衬底，衬底中设置有沟槽；沟槽的下部被屏蔽栅介质层和第一多晶硅层填充，屏蔽栅介质层覆盖沟槽的侧壁和底部，第一多晶硅层位于屏蔽栅介质层之间；在沟槽的上部被第一介质层、第二多晶硅层和第二介质层填充，第二介质层位于第二多晶硅层的上方，第二多晶硅顶部低于衬底表面；衬底中还设置有阱区和肖特基注入区，阱区位于沟槽的外侧，肖特基注入区位于阱区的外侧，肖特基注入区的底部高于阱区的底部；阱区内设置有源区和阱接触区，阱接触区位于源区和肖特基注入区之间；达到了降低体二极管正向导通电压，提升转换速度的效果。

技术领域

本申请涉及半导体制造领域，具体涉及一种屏蔽栅沟槽型MOSFET器件及其制作方法。

背景技术

随着电子产品的需求增长，功率MOSFET器件的需求也越来越大。沟槽型MOSFET由于其器件集成度较高，导通电阻较低，以及较大的电流容量等特点，被广泛地应用在低压功率领域。

基于电子产品性能的需求提升，电子产品内所使用的功率MOSFET器件的性能要求也越来越高，屏蔽栅沟槽型MOSFET器件追求更快的开关转换速度。

发明内容

为了解决相关技术中的问题，本申请提供了一种屏蔽栅沟槽型MOSFET器件及其制作方法。该技术方案如下：

第一方面，本申请实施例提供了一种屏蔽栅沟槽型MOSFET器件，包括：

衬底，衬底中设置有沟槽；

沟槽的下部被屏蔽栅介质层和第一多晶硅层填充，屏蔽栅介质层覆盖沟槽的侧壁和底部，第一多晶硅层位于屏蔽栅介质层之间；

在沟槽的上部被第一介质层、第二多晶硅层和第二介质层填充，第一介质层位于屏蔽栅介质层和第一多晶硅层的上方，第二多晶硅层位于第一介质层的上方，第二介质层位于第二多晶硅层的上方，第二多晶硅层的顶部低于衬底表面；

衬底中还设置有阱区和肖特基注入区，阱区位于沟槽的外侧，肖特基注入区位于阱区的外侧，肖特基注入区的底部高于阱区的底部；

阱区内设置有源区和阱接触区，阱接触区位于源区和肖特基注入区之间。

可选的，源区位于阱区的顶部和沟槽顶部侧壁对应的阱区。

阱接触区位于阱区的顶部。

可选的，第二介质层的表面高于衬底表面。

可选的，第二介质层的表面与衬底表面平齐。

可选的，还包括位于衬底正面的正面金属层，和，位于衬底背面的背面金属层。

第二方面，本申请实施例提供了一种屏蔽栅沟槽型MOSFET器件的制作方法，该方法包括：

在衬底表面形成硬掩膜层，通过光刻和刻蚀工艺在衬底中形成沟槽；

形成屏蔽栅介质层和第一多晶硅层，屏蔽栅介质层覆盖沟槽下部的侧壁和底部，第一多晶硅层位于屏蔽栅介质层之间；

形成第一介质层；

形成第二多晶硅层，第一介质层位于第一多晶硅层的上方，第二多晶硅层位于第一介质层的上方，第二多晶硅层的表面低于衬底的表面；

对硬掩膜层进行第一次横向刻蚀，定义沟槽外侧的阱注入区图案；

通过离子注入工艺在沟槽外侧的衬底中形成阱区；

通过离子注入工艺在阱区内形成源区；

对硬掩膜层进行第二次横向刻蚀，露出源区外侧的阱区表面；

通过离子注入工艺，在阱区形成阱接触区，阱接触区位于源区外侧；