[发明专利]应用于脑电信号处理的FFT芯片电路及其设计方法、装置

权利要求书

1.一种应用于脑电信号处理的FFT芯片电路，其特征在于，所述应用于脑电信号处理的FFT芯片电路包括：基2流水线结构单元、控制单元和ROM存储单元；所述基2流水线结构单元包括至少N级设有控制接口的蝶形运算单元；

所述ROM存储单元，用于存储每级所述蝶形运算单元所需的旋转因子，其均与所述控制单元和每级所述蝶形运算单元的输出端连接；

每级所述蝶形运算单元上的控制接口均与所述控制单元的输出端连接，两级所述蝶形运算单元之间通过乘法器连接；

所述控制单元控制选择所述基2流水线结构单元中的蝶形运算单元的组合方式和控制每级所述蝶形运算单元从所述ROM存储单元中读取相应的旋转因子。

2.根据权利要求1所述的应用于脑电信号处理的FFT芯片电路，其特征在于，所述乘法器设置于所述基2流水线结构单元中，所述乘法器的输入端分别与所述蝶形运算单元的输出端和所述ROM存储单元连接，所述乘法器的输出端与下一级所述蝶形运算单元的输入端连接。

3.根据权利要求1或2所述的应用于脑电信号处理的FFT芯片电路，其特征在于，所述蝶形运算单元包括第一多路选择器、第二多路选择器、第一加法器、第二加法器和延时器组，所述延时器组包括至少一个延时器；

所述第一多路选择器的第一输入端与所述第一加法器的输出端连接，所述第一多路选择器的第二输入端与所述第一加法器的第二输入端和所述第二加法器的第一输入端连接，所述第一加法器的第一输入端与所述延时器组的输出端连接，所述延时器组的输入端与所述第一多路选择器的输出端连接；

所述第二多路选择器的第一输入端与所述第二加法器的输出端连接，所述第二多路选择器的第二输入端与所述第二加法器的第二输入端和所述第一加法器的第一输入端连接，所述第二加法器的第一输入端与所述第一加法器的第二输入端连接，所述第二加法器的第二输入端与所述第一加法器的第一输入端连接；

所述第一多路选择器的控制端与所述第二多路选择器的控制端和所述控制单元的输出端连接，所述第二多路选择器的输出端与所述乘法器的输出端连接。

4.根据权利要求3所述的应用于脑电信号处理的FFT芯片电路，其特征在于，各所述乘法器根据所述控制单元发送的驱动信号从所述ROM存储单元中读取对应的旋转因子，并将所述旋转因子与所述乘法器的上一级蝶形运算单元的输出信号进行乘法运算，将乘法运算的结果作为下一级蝶形运算单元的输入信号，以实现FFT变换。

5.根据权利要求4所述的应用于脑电信号处理的FFT芯片电路，其特征在于，所述乘法器为16位有符号的布斯乘法器。

6.一种FFT处理装置，其特征在于，包括如权利要求1-5中任一项所述的应用于脑电信号处理的FFT芯片电路、处理器和存储器；

所述存储器中存储有基于复数计算程序；

所述处理器读取所述复数计算程序，并基于所述复数计算程序生成控制信号发送至所述应用于脑电信号处理的FFT芯片电路中的控制单元；

所述控制单元根据所述控制信号生成驱动信号，并基于所述驱动信号从所述基2流水线结构单元中选择对应的级别的蝶形运算单元接通，确定所述基2流水结构单元的FFT变换点数；

所述控制单元控制所述乘法器从所述ROM存储单元中读取对应的旋转因子与所述乘法器的上一级蝶形运算单元的输出信号进行乘法运算，将乘法运算的结果作为下一级蝶形运算单元的输入信号，以实现FFT变换。