[发明专利]用于减小凸块厚度变化敏感性以实现凸块间距缩放的多孔FLI凸块

说明书

本文公开的实施例包括具有鳍间距第一级互连的电子封装。在实施例中，电子封装包括管芯和通过多个第一级互连(FLI)附接到管芯的封装衬底。在实施例中，多个FLI中的各个FLI包括封装衬底上的第一焊盘、第一焊盘上的焊料、管芯上的第二焊盘和第二焊盘上的凸块。在实施例中，凸块包括多孔纳米结构，并且焊料至少部分填充多孔纳米结构。

技术领域

本公开的实施例涉及半导体设备，并且更特别地涉及具有多孔第一级互连(FLI)凸块的电子封装。

背景技术

用于电子系统的新兴架构越来越需要管芯分解和凸块间距缩放以实现管芯之间通信带宽的增加并获得管芯面积的节省。这种缩小凸块间距的要求需要精确控制凸块厚度变化(rBTV)。为了实现好的工艺良率，强烈期望低于10μm的rBTV，考虑到标准多层有机衬底的厚度变化甚至在到达最终的第一级互连(FLI)层之前，就可能会超过40μm，这并非微不足道。

当前满足下一代架构的严格的rBTV要求的途径主要集中于减小封装衬底的厚度变化。例如，已经提出了诸如机械平坦化、先进层压技术、用于FLI镀覆均匀性提高的新工具和特殊光刻步骤的工艺。然而，这样的处理操作成本高且复杂。

附图说明

图1A是根据实施例的在封装衬底之上具有纳米多孔凸块的管芯的截面图解，封装衬底在焊盘上具有焊料。

图1B是根据实施例的在通过渗入纳米多孔凸块的焊料附接到焊盘之后的管芯的截面图解。

图2A是根据实施例的在封装衬底之上具有纳米多孔凸块的管芯的截面图解，该封装衬底具有多个具有不均匀的凸块厚度的焊料凸块。

图2B是根据实施例的在通过渗入纳米多孔凸块的焊料附接到封装衬底之后的管芯的截面图解。

图3A是根据实施例的在标准凸块和标准焊盘之间的焊料的显微照片。

图3B是根据实施例的在凸块和纳米多孔焊盘之间的焊料的显微照片，其示出了焊料渗入到纳米多孔焊盘中。

图4A是根据实施例的包括合金组成的凸块的截面图解。

图4B是根据实施例在去除合金成分之一以形成纳米多孔凸块之后图4A中的凸块的截面图解。

图5A是根据实施例的纳米多孔凸块的表面的平面图扫描电子显微镜(SEM)图像。

图5B是根据实施例的纳米多孔凸块的截面SEM图像。

图6A是根据实施例的在封装衬底之上具有凸块的管芯的截面图解，封装衬底在焊盘之上具有纳米多孔凸块。

图6B是根据实施例的通过渗入纳米多孔凸块的焊料附接到封装衬底的管芯的截面图解。

图7A是根据实施例的在封装衬底之上具有纳米多孔凸块的管芯的截面图解，封装衬底在焊盘之上具有焊料。

图7B是根据实施例的通过渗入纳米多孔凸块的焊料附接到封装衬底的管芯的截面图解。

图8是根据实施例的包括具有纳米多孔凸块的第一级互连(FLI)的电子系统的截面图解。

图9是根据实施例构建的计算设备的示意图。

具体实施方式

根据各种实施例，本文描述的是具有多孔第一级互连(FLI)凸块的电子封装。在以下描述中，将使用本领域技术人员常用的术语来描述说明性实现方式的各个方面，以将他们的工作的实质传达给本领域的其他技术人员。然而，对于本领域技术人员显而易见的是，本发明可以仅通过一些描述的方面来实施。出于解释的目的，阐述了特定数字、材料和配置以提供对说明性实现方式的透彻理解。然而，对于本领域技术人员来说显而易见的是，可以在没有特定细节的情况下实施本发明。在其他情况下，省略或简化了众所周知的特征，以免混淆说明性实现方式。