[发明专利]一种应用于LDO芯片的泄漏电流消除电路及消除方法

权利要求书

1.一种应用于LDO芯片的泄漏电流消除电路，其特征在于，所述消除电路包括相互连接的泄漏电流采样电路、电流输出电路以及电流放大电路；所述泄漏电流采样电路连接LDO的输出端，并采样该LDO的功率管的泄漏电流；所述电流输出电路连接LDO内部缓冲电路的基极，并根据缓冲电路基极电位检测功率管的工作状态，在所述功率管进入截止区时，将采样的泄漏电流输出；所述电流放大电路连接LDO的输出端，并将采样的泄漏电流放大后注入到所述输出端中，抵消功率管的泄漏电流。

2.根据权利要求1所述的一种应用于LDO芯片的泄漏电流消除电路，其特征在于，所述泄漏电流采样电路包括PMOS管MS、NPN管Q11、NPN管Q12、NPN管Q13以及PNP管Q14；MS管栅极和源极短接并连接电源VIN，漏极连接Q14管发射极；Q11管集电极连接电源VIN，基极连接LDO输出VOUT，发射极连接Q14管基极和Q12管集电极；Q13管基极和集电极连接Q14管集电极和Q12管基极，发射极连接GND，Q12管发射极连接GND。

3.根据权利要求1所述的一种应用于LDO芯片的泄漏电流消除电路，其特征在于，所述泄漏电流采样电路包括PMOS管MS、PMOS管M23、PMOS管M24、NPN管Q21和NPN管Q22；MS管栅极和源极短接并连接电源VIN，漏极连接M24管源极；M23管源极连接输出VOUT，栅极和漏极连接M24管栅极和Q21管集电极；M24管源极连接采样管MS的漏极，漏极连接Q22管集电极和基极；Q21管基极与Q22管基极相连，Q21管发射极和Q22管发射极连接GND。

4.根据权利要求1所述的一种应用于LDO芯片的泄漏电流消除电路，其特征在于，所述电流输出电路包括NPN管Q16、NPN管Q17、NPN管Q18、PNP管Q15、PNP管Q19以及电流源IB2；Q15管发射极连接电源VIN，基极和集电极连接Q16管基极和电流源IB2的一端，Q16管集电极连接电源VIN，发射极连接Q18管集电极和Q17管发射极，Q17管基极连接LDO中的缓冲电路基极VB，Q18管基极连接所述泄漏电流采样电路，发射极和电流源IB2的另一端连接GND，Q19管发射极连接电源VIN，基极和集电极连接Q17管集电极和所述电流放大电路。

5.根据权利要求1所述的一种应用于LDO芯片的泄漏电流消除电路，其特征在于，所述电流输出电路包括NMOS管M25、NMOS管M26、NPN管Q24、PNP管Q23、PNP管Q25以及电流源IB3；M25管漏极连接电源VIN，栅极连接Q23管基极和集电极和电流源IB3的一端，源极连接Q24管集电极和M26管源极；M26栅极连接LDO中的缓冲电路基极VB，漏极连接Q25管基极和集电极；Q23管和Q25管的发射极连接电源VIN，Q24管的发射极和电流源IB3的另一端连接GND，Q24管基极连接所述泄漏电流采样电路。

6.根据权利要求1所述的一种应用于LDO芯片的泄漏电流消除电路，其特征在于，所述电流放大电路包括PNP管Q20、NMOS管M1以及NMOS管M2；Q20管发射极连接电源VIN，基极连接所述电流输出电路，集电极连接M1管栅极、漏极和M2管栅极，M1管源极连接GND，M2管源极连接GND，漏极连接LDO输出VOUT。

7.一种应用于LDO芯片的泄漏电流消除方法，其特征在于，所述方法包括：

泄漏电流采样电路连接电源VIN以及LDO的输出端，采样出功率管MP的泄漏电流；

电流输出电路镜像采样的泄漏电流，并根据LDO缓冲级基极电位检测出功率管MP的工作状态，在所述功率管MP进入截止区时，将采样的泄漏电流输出；

电流放大电路将采样的泄漏电流放大后注入到所述输出端中，抵消功率管MP的泄漏电流。