[发明专利]一种碳化硅沟槽栅MOSFET及其制造方法

说明书

本发明提供了一种碳化硅沟槽栅MOSFET及其制造方法，包括具有第一掺杂类型的衬底，形成在衬底上具有第一掺杂类型的外延层，形成在外延层上方具有第二掺杂类型的外延阱区，形成在外延阱区内具有第一掺杂类型的第一源接触区和具有第二掺杂类型的第二源接触区，沟槽栅，源电极和楼电极，所述沟槽栅包括栅介质和栅电极，其特征在于，所述碳化硅沟槽栅MOSFET包括：包裹在沟槽栅底部的呈凹型的具有第一掺杂类型的注入型电流扩散区，其中所述注入型电流扩散区的底部不高于外延阱区的底部。合理设置注入型电流扩散区，能够限制器件的饱和电流，同时能分离电场峰值和电流位置的位置，降低发热功率，增大器件的短路能力。

技术领域

本发明涉及一种半导体器件，尤其涉及一种碳化硅沟槽栅MOSFET及其制造方法。

背景技术

传统硅基半导体器件的性能已经逐渐接近材料的物理极限，而采用以SiC材料的第三代功率半导体器件因其优异的高频、高压、导热能力强等特性在高功率密度和高效率装置中具有强大的吸引力。SiC MOSFET器件因其驱动容易以及开关频率高的特性，在电动汽车、光伏逆变等应用场景中逐步使用。SiC MOSFET器件主要右平面栅双扩散SiC MOSFET以及沟槽栅MOSFET。相比较平面栅MOSFET，沟槽栅MOSFET消除了JFET区电阻，同时具有较高的沟道密度，这使得器件的通态特征电阻显著减小。同时因材料晶向的原因，沟槽侧壁具备了较为优异的沟道电子迁移率。

然而，SiC沟槽MOSFET器件在实际制作和应用中仍然存在几个问题：（1）SiC漂移区的高电场导致栅介质上的电场很高，这个问题在槽角处加剧，从而在高漏极电压下造成栅介质迅速击穿；（2）由于沟槽MOSFET的导通电阻较小，导致其在发生短路时电路电流较大，器件发热严重，短路能力相比平面栅MOSFET较弱。因此需要对结构进行优化来避免栅槽底部的提前击穿。图1结构中所述传统沟槽栅型SiC MOSFET元胞采用底部注入第二掺杂类型（例如P型）的方式来保护栅介质。其结构包括具有第一掺杂类型的碳化硅衬底区域001，具有第一掺杂类型（例如N型）的碳化硅外延区域002，具有第二掺杂类型的碳化硅外延阱区003，具有第二掺杂类型的源接触区004，具有第一掺杂类型的源接触区005，沟槽栅介质006，具有第二掺杂类型的电场屏蔽区007（一般为重掺杂P型区域），沟槽栅电极008，漏电极010，源电极011。所述传统沟槽栅型MOSFET器件导通时（沟槽栅电极008施加正电压，例如10~20V，漏电极010施加正电压，例如0-20V，源电极011施加零电压，例如0V）的电流路径如图2中Ia所示，在沟槽两侧形成沟道009，用于控制器件的开关。目前经典沟槽MOSFET结构能缓解槽角处电场，但不能改善其短路能力。

发明内容

为了解决上述现有情况下的问题，本发明提出一种碳化硅沟槽栅MOSFET及其制造方法。

根据本发明一实施例提出一种碳化硅沟槽栅MOSFET，包括具有第一掺杂类型的衬底，形成在衬底上具有第一掺杂类型的外延层，形成在外延层上方具有第二掺杂类型的外延阱区，形成在外延阱区内具有第一掺杂类型的第一源接触区和具有第二掺杂类型的第二源接触区，沟槽栅，源电极和漏电极，所述沟槽栅包括栅介质和栅电极，其特征在于，所述碳化硅沟槽栅MOSFET包括：包裹在沟槽栅底部的呈凹型的具有第一掺杂类型的注入型电流扩散区，其中所述注入型电流扩散区的底部不高于外延阱区的底部，掺杂浓度高于所述外延层的掺杂浓度和所述外延阱区的掺杂浓度，所述注入型电流扩散区与所述外延阱区直接接触，所述外延阱区的底部低于沟槽栅底部。