[发明专利]基于自对准的半导体器件及其制作方法

说明书

本申请公开了一种基于自对准的半导体器件及其制作方法，所述半导体器件包括：半导体衬底，具有相对的第一表面和第二表面；设置于所述第一表面的外延层；设置于所述外延层内的第一阱区和第二阱区；设置于所述外延层内的JFET层，所述JFET层包括：第一JFET层和第二JFET层；设置于所述第一阱区朝向所述半导体衬底一侧表面的第一电流扩展层；设置于所述第二阱区朝向所述半导体衬底一侧表面的第二电流扩展层。本方案提出一种新型的电流扩展层掺杂及JFET掺杂与P阱的自对准实现方法，可以同时兼顾JFET电阻及沟道电阻的降低及反向击穿电压的保持及阈值稳定性，实现电流扩展层的更高掺杂及JFET层的更均匀掺杂，从而进一步降低导通电阻。

技术领域

本发明涉及半导体制作技术领域，尤其是涉及一种基于自对准的半导体器件及其制作方法。

背景技术

长久以来，Si材料一直在半导体领域占据着主导地位，并应用于高温、高频电路当中。但随着技术的进步和应用领域的扩展，Si基器件越来越难以胜任更苛刻的环境和更高性能的要求，于是人们把目光转向宽禁带半导体。SiC材料被认为是很有潜力的第三代半导体材料，SiC材料具有比Si材料更高的击穿场强、更高的载流子饱和速度和更高的热导率，使SiC电力电子器件比Si的同类器件具有关断电压高、导通电阻小、开关频率高、效率高和高温性能好的特点。SiC材料在比较苛刻的条件下，比如高温、高频、尤其是在大功率和高辐射条件下仍有着非常优越的性能，因此在未来的航空航天、通讯、电力、军事等应用领域有着比其他半导体材料更为广阔的应用前景。

随着SiC材料技术的不断发展，SiC功率器件发展迅速。SiC MOSFET器件具有开关速度快、导通电阻小等优势，且在较小的漂移层厚度（相对于Si材料）下可以实现较高的击穿电压水平，可以大大减小功率开关模块的体积，并降低能耗，在功率开关、转换器等应用领域中优势明显。

目前，限制SiC MOSFET器件成本降低和参数进一步提升的一个重要因素是如何降低其导通电阻，而JFET（Junction FET，结型场效应晶体管）区及漂移区电阻是MOSFET特别是中压MOSFET器件导通电阻的重要组成部分。为了优化该两方面，通常会增加一侧JFET区掺杂及CLS（current spreading layer，电流扩展层）掺杂。但是现有技术中，JFET区掺杂和CLS掺杂均采用普遍注入的方式，存在与P阱较大的交叠，容易在P阱的拐角处出现提前击穿及增大JFET区中心栅氧化层处的最大电场强度，降低可靠性。

发明内容

有鉴于此，本发明提供了一种基于自对准的半导体器件及其制作方法，可以同时兼顾JFET电阻及沟道电阻的降低及反向击穿电压的保持及阈值稳定性，实现电流扩展层的更高掺杂及JFET层的更均匀掺杂，从而进一步降低导通电阻。

为实现上述目的，本发明提供如下技术方案：

一种基于自对准的半导体器件，包括：

半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；

设置于所述第一表面的外延层，所述外延层背离所述第一表面的一侧表面具有第一区域、第二区域和第三区域，所述第三区域位于所述第一区域和所述第二区域之间；

设置于所述外延层内的第一阱区和第二阱区，所述第一阱区位于所述第一区域的表面内，所述第二阱区位于所述第二区域的表面内；

设置于所述外延层内的JFET层，所述JFET层包括：至少位于所述第三区域内的第一JFET层；位于所述第一JFET层朝向所述半导体衬底一侧的第二JFET层；

设置于所述第一阱区朝向所述半导体衬底一侧表面的第一电流扩展层；

设置于所述第二阱区朝向所述半导体衬底一侧表面的第二电流扩展层；

其中，所述第二电流扩展层与所述第一电流扩展层之间具有部分所述外延层。