[发明专利]基于伪沟道的半导体器件及其制作方法

权利要求书

1.一种基于伪沟道的半导体器件，其特征在于，包括：

半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；

设置于所述第一表面的外延层；

设置于所述外延层背离所述第一表面内的阱区、第一JFET区和第二JFET区；在平行于所述半导体衬底的方向上，所述阱区位于所述第一JFET区和所述第二JFET区之间；

设置于所述阱区背离所述半导体衬底表面内的源区；

其中，所述第一JFET区和所述第二JFET区内均具有多个第一离子注入区，所述第一离子注入区用于降低所述第一JFET区和所述第二JFET区表面的电场；同一JFET区内，多个所述第一离子注入区在第一方向上依次排布；所述第一方向平行于所述半导体衬底，且垂直于所述第一JFET区和所述第二JFET区的连线方向；

在同一JFET区内，两个所述第一离子注入区之间还具有第二离子注入区；

其中，所述第二离子注入区的注入深度大于所述第一离子注入区的注入深度；所述第二离子注入区和所述第一离子注入区的掺杂类型相同，且所述第二离子注入区的掺杂浓度大于所述第一离子注入区的掺杂浓度。

2.根据权利要求1所述的半导体器件，其特征在于，所述第一离子注入区的掺杂类型与所述阱区的掺杂类型相同，且所述第一离子注入区的掺杂浓度小于所述阱区的掺杂浓度。

3.根据权利要求2所述的半导体器件，其特征在于，所述第一离子注入区为P型轻掺杂。

4.根据权利要求3所述的半导体器件，其特征在于，所述第一离子注入区为B离子注入区。

5.根据权利要求4所述的半导体器件，其特征在于，所述B离子注入区背离所述半导体衬底的表面上还具有漂移层，所述漂移层用于保证所述半导体器件的击穿电压能力；

其中，所述漂移层的掺杂类型与所述B离子注入区的掺杂类型相反，所述漂移层的掺杂浓度小于所述B离子注入区的掺杂浓度。

6.根据权利要求1所述的半导体器件，其特征在于，所述外延层背离所述半导体衬底的一侧表面具有第一区域、第二区域和第三区域，所述第三区域位于所述第一区域和所述第二区域之间，所述半导体器件还包括：

设置在所述外延层背离所述半导体衬底一侧的第一栅极、第二栅极以及源极，所述第一栅极位于所述第一区域，所述第二栅极位于所述第二区域，所述源极具有位于所述第一栅极和所述第二栅极之间的第一部分，所述第一部分与所述源区接触；

设置在所述第二表面的漏极。

7.一种基于伪沟道的半导体器件的制作方法，其特征在于，所述制作方法包括：

提供一半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；

在所述第一表面形成外延层；

在所述外延层背离所述第一表面内形成阱区、第一JFET区和第二JFET区；在平行于所述半导体衬底的方向上，所述阱区位于所述第一JFET区和所述第二JFET区之间；

在所述阱区背离所述半导体衬底表面内形成源区；

其中，所述第一JFET区和所述第二JFET区内均具有多个第一离子注入区，所述第一离子注入区用于降低所述第一JFET区和所述第二JFET区表面的电场；同一JFET区内，多个所述第一离子注入区在第一方向上依次排布；所述第一方向平行于所述半导体衬底，且垂直于所述第一JFET区和所述第二JFET区的连线方向；

在同一JFET区内，两个所述第一离子注入区之间还具有第二离子注入区；

其中，所述第二离子注入区的注入深度大于所述第一离子注入区的注入深度；所述第二离子注入区和所述第一离子注入区的掺杂类型相同，且所述第二离子注入区的掺杂浓度大于所述第一离子注入区的掺杂浓度。

8.根据权利要求7所述的制作方法，其特征在于，在所述第一离子注入区背离所述半导体衬底的表面上还设置有漂移层，所述漂移层用于保证所述半导体器件的击穿电压能力；

其中，所述漂移层的掺杂类型与所述第一离子注入区的掺杂类型相反，所述漂移层的掺杂浓度小于所述第一离子注入区的掺杂浓度。

9.根据权利要求8所述的制作方法，其特征在于，所述漂移层的形成方法，包括：对所述第一离子注入区进行不小于1400℃，且不高于1600℃的高温氧化，所述第一离子注入区为B离子注入区。