[发明专利]半导体装置

说明书

目的在于提供能够降低接通电压的技术。半导体装置具有：载流子积蓄层；作为上层多晶硅的上层有源部，其配置于沿着将载流子积蓄层贯通的沟槽的上部的内壁的第1绝缘膜之上，与栅极电极连接；以及下层多晶硅，其配置于沿着沟槽的下部的内壁的第2绝缘膜之上，在下层多晶硅与上层有源部之间配置有第3绝缘膜。上层有源部的下端与载流子积蓄层的下端相比位于下方。

技术领域

本发明涉及半导体装置。

背景技术

关于绝缘栅型双极晶体管(InsuLated Gate BipoLar Transistor：以下有时也称为“IGBT”)等半导体装置，提出了各种技术。例如，在专利文献1中提出了2层栅极被用作IGBT的栅极的IGBT，该2层栅极在沟槽内包含与栅极电极连接的上层有源部和与发射极电极连接且与上层有源部绝缘的下层哑部。

专利文献1：日本特开2017-147431号公报

就上述具有2层栅极的IGBT而言，具有以下优点，即，即使在截止时由于沟槽底部附近的电场而产生的动态雪崩(DA)的热载流子注入至下层哑部的栅极氧化膜，也不会产生栅极特性的劣化。但是，这样的IGBT存在接通电压较高的问题。

发明内容

因此，本发明就是鉴于上述这样的问题而提出的，其目的在于，提供能够降低接通电压的技术。

本发明涉及的半导体装置具有：半导体基板，其设置有发射极电极以及栅极电极；第1导电型的载流子积蓄层，其配置于所述半导体基板的上表面侧；第2导电型的基极层，其配置于所述载流子积蓄层的所述上表面侧；第1导电型的源极层，其配置于所述基极层的所述上表面侧；作为上层多晶硅的上层有源部，其配置于沿着沟槽的上部的内壁的第1绝缘膜之上，与所述栅极电极连接，该沟槽将所述源极层、所述基极层以及所述载流子积蓄层贯通；以及下层多晶硅，其配置于沿着所述沟槽的下部的内壁的第2绝缘膜之上，在所述下层多晶硅与所述上层有源部之间配置有第3绝缘膜，所述下层多晶硅是与所述发射极电极连接的下层哑部、与所述栅极电极连接的下层有源部以及电浮置的下层浮置部的任一者，所述上层有源部的下端与所述载流子积蓄层的下端相比位于下方。

发明的效果

根据本发明，上层有源部的下端与载流子积蓄层的下端相比位于下方，因而能够降低接通电压。

附图说明

图1是表示实施方式1涉及的半导体装置的结构的剖视图。

图2是表示实施方式1涉及的半导体装置的制造方法的剖视图。

图3是表示实施方式1涉及的半导体装置的制造方法的剖视图。

图4是表示实施方式1涉及的半导体装置的制造方法的剖视图。

图5是用于对导通损耗进行说明的图。

图6是用于对导通损耗进行说明的图。

图7是用于对导通损耗进行说明的图。

图8是表示第1相关半导体装置的制造方法的剖视图。

图9是表示第2相关半导体装置的制造方法的剖视图。

图10是表示实施方式2涉及的半导体装置的结构的剖视图。

图11是表示实施方式2涉及的半导体装置的制造方法的剖视图。

图12是表示变形例1涉及的半导体装置的结构的剖视图。

图13是表示变形例1涉及的半导体装置的结构的剖视图。

图14是表示变形例2涉及的半导体装置的结构的剖视图。

图15是表示变形例3涉及的半导体装置的结构的剖视图。