[发明专利]一种Split-Gate MOSFET器件制备方法

说明书

本发明公开了一种Split‑Gate MOSFET器件制备方法，涉及半导体功率器件技术领域。用于解决现有技术中，成型工艺Split‑Gate MOSFET器件制造工艺在节省成本和良好器件性能之间存在矛盾问题。制备方法包括：在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层；通过刻蚀方法依次对所述第二沟槽内的所述source poly层进行刻蚀，将所述硬掩膜板包括的所述第二Oxide层去掉，对所述第二沟槽内的所述liner Oxide层进行刻蚀；通过刻蚀方法对位于所述第一沟槽内和第二沟槽内的所述source poly层进行刻蚀；并在所述第二沟槽内的所述source poly层上依次形成gate Oxide层、gate poly层；通过两次离子注入，形成第二导电类型体区和第一导电类型源区；并在隔离氧化层上制备接触孔。

技术领域

本发明涉及半导体功率器件技术领域，更具体的涉及一种Split-Gate MOSFET器件制备方法。

背景技术

Split-Gate MOSFET器件随着工艺技术的不断成熟，目前在很多领域有逐渐取代Single Trench MOSFET器件的趋势，但其由于工艺难度的问题造成生产成本仍高于Singletrench器件，从而制约了split-gate器件的成长趋势。而现有的一步成型工艺Split-GateMOSFET器件制造工艺在节省成本和良好器件性能之间存在如下矛盾，首先如果为了节省成本减少一层光罩，其在器件外围Source poly顶部会形成gate poly残留，从而造成器件有栅极漏电偏大的风险，而如果为了改善该风险则势必会造成器件成本的增加。

发明内容

本发明实施例提供一种Split-Gate MOSFET器件制备方法，用于解决现有技术中，成型工艺Split-Gate MOSFET器件制造工艺在节省成本和良好器件性能之间存在矛盾问题。

本发明实施例提供一种Split-Gate MOSFET器件制备方法，包括：

在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层；其中，第一沟槽位于第一导电外延层内的terminal区域，第二沟槽位于第一导电外延层内的cell区域，第一导电外延层上设置包括有第一Oxide层、Nitride层和第二Oxide层的硬掩膜板；

在所述第一沟槽的两侧形成第二光刻胶层，通过刻蚀方法依次对所述第二沟槽内的所述source poly层进行刻蚀，将所述硬掩膜板包括的所述第二Oxide层去掉，对所述第二沟槽内的所述liner Oxide层进行刻蚀；

通过刻蚀方法对位于所述第一沟槽内和第二沟槽内的所述source poly层进行刻蚀；并在所述第二沟槽内的所述source poly层上依次形成gate Oxide层、gate poly层；

通过两次离子注入，在位于所述第一导电外延层内形成第二导电类型体区和第一导电类型源区；在所述第一导电外延层上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔。

优选地，所述在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层，具体包括：

在所述第一沟槽的底部、侧壁和所述第二沟槽的底部、侧壁形成liner Oxide层；其中，所述liner Oxide层的上表面低于所述硬掩膜板的上表面；

在所述第一沟槽内、所述第二沟槽内以及所述硬掩膜板上形成source poly层；

通过刻蚀方法将位于所述硬掩膜板上的所述source poly层去掉，以使位于所述第一沟槽内的所述source poly层、所述第二沟槽内的所述source poly层的上表面与所述硬掩模板的上表面具有相同高度。

优选地，所述通过刻蚀方法对所述第二沟槽内的所述source poly层进行刻蚀具体包括：