[发明专利]栅极驱动电路、显示基板和显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括：多个第一移位寄存器单元和多个第二移位寄存器单元；

所述第一移位寄存器单元分别与第一高电平信号输入端和第一低电平信号输入端耦接；所述第二移位寄存器单元分别与第二高电平信号输入端和第二低电平信号输入端耦接；

所述第一高电平信号输入端和所述第二高电平信号输入端被配置为连接不同的输入端；所述第一低电平信号输入端和所述第二低电平信号输入端被配置为连接不同的输入端。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一高电平信号输入端和所述第二高电平信号输入端输入的高电平信号不同；所述第一低电平信号输入端和所述第二低电平信号输入端输入的低电平信号不同。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一高电平信号输入端和所述第二高电平信号输入端输入的高电平信号相同；所述第一低电平信号输入端和所述第二低电平信号输入端输入的低电平信号相同。

4.一种显示基板，其特征在于，包括如权利要求1至3中任一项所述的栅极驱动电路；所述显示基板包括：

控制芯片，所述控制芯片包括第一端口至第四端口；

第一电压线，所述第一电压线的第一端与所述第一端口耦接，所述第一电压线的第二端作为第一高电平信号输入端；

第二电压线，所述第二电压线的第一端与第二端口耦接，所述第二电压线的第二端作为第一低电平信号输入端；

第三电压线，所述第三电压线的第一端与第三端口耦接，所述第三电压线的第二端作为第二高电平信号输入端；

第四电压线，所述第四电压线的第一端与所述第四端口耦接，所述第四电压线的第二端作为第二低电平信号输入端。

5.根据权利要求4所述的显示基板，其特征在于，所述第一电压线包括异层设置且相耦接的第一电压线段和第二电压线段；所述第三电压线包括相耦接的第三电压线段和第四电压线段；

所述第一电压线段与所述第三电压线段同层同材料设置，所述第一电压线段和所述第三电压线段的延伸方向相同；

所述第二电压线段与所述第四电压线段同层同材料设置，所述第二电压线段和所述第四电压线段的延伸方向相同。

6.根据权利要求5所述的显示基板，其特征在于，所述第二电压线包括异层设置且相互耦接的第五电压线段和第六电压线段，所述四电压线包括第七电压线段和第八电压线段；

所述第五电压线段和所述第七电压线段均与所述第一电压线段同层同材料设置，所述第五电压线段和所述第七电压线段均与所述第一电压线段平行，所述第六电压线段和所述第八电压线段均与所述第二电压线段同层同材料设置，所述第六电压线段和所述第八电压线段均与所述第二电压线段平行。

7.根据权利要求6所述的显示基板，其特征在于，所述第一电压线段，所述第三电压线段，所述第五电压线段和所述第七电压线段沿垂直于所述第一电压线段的延伸方向依次排列；所述第二电压线段，所述第六电压线段，所述第四电压线段和所述第八电压线段沿垂直于所述第二电压线段的延伸方向依次排列。

8.根据权利要求7所述的显示基板，其特征在于，所述显示基板还包括第一组时钟信号线，所述第一组时钟信号线包括多条第一时钟信号线；所述栅极驱动电路中的第一移位寄存器单元与所述多条第一时钟信号线分别耦接；

所述第一时钟信号线包括第一时钟线段，所述第一时钟线段与所述第一电压线段同层同材料设置，所述多条第一时钟信号线包括的多条第一时钟线段位于所述第三电压线段与所述第五电压线段之间。

9.根据权利要求8所述的显示基板，其特征在于，

所述第一时钟信号线包括第二时钟线段，所述第二时钟线段与所述第二电压线段同层同材料设置，所述多条第一时钟信号线包括的多条第二时钟线段中，一部分第二时钟线段位于所述第四电压线段和所述第六电压线段之间，所述第八电压线段位于另一部分第二时钟线段和所述第四电压线段之间。