[发明专利]芯片封装结构

说明书

本申请提供了一种芯片封装结构。该芯片封装结构包括：封装基板，封装基板的第一表面电连接有驱动芯片；应力分散层，设置于第一表面上并位于驱动芯片的外周，且在垂直于第一表面的方向上，应力分散层的厚度大于或等于驱动芯片的厚度；应力缓冲层，覆盖应力分散层并包裹驱动芯片；半导体芯片组，设置于应力缓冲层上并与第一表面电连接。本申请通过设置上述应力分散层，能够用于分散封装过程中半导体芯片组由于受到外力施加而产生的向下的应力，从而有效避免现有技术中应力集中在与应力缓冲层中与驱动芯片边缘对应的区域，所导致的半导体芯片组中底部芯片损坏，进而降低了半导体芯片组中芯片发生失效造成短路的风险，提高了芯片封装结构的性能。

技术领域

本申请涉及半导体集成电路制造领域，具体而言，涉及一种芯片封装结构。

背景技术

现有技术中，闪存(Flash Memory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、存取速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，进一步提出了三维NAND闪存存储器。

封装是3D NAND存储器制造过程中的一个重要步骤。目前，芯片封装结构通常是将芯片组通过连线电连接在封装基板上，并通过封装外壳将芯片组封装固定。然而，现有技术中的芯片在封装后容易出现短路问题。

发明内容

本申请的主要目的在于提供一种芯片封装结构，以解决现有技术中的芯片在封装后容易出现短路的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种芯片封装结构，包括：封装基板，封装基板的第一表面电连接有驱动芯片；应力分散层，设置于第一表面上并位于驱动芯片的外周，且在垂直于第一表面的方向上，应力分散层的厚度大于或等于驱动芯片的厚度；应力缓冲层，覆盖应力分散层并包裹驱动芯片；半导体芯片组，设置于应力缓冲层上并与第一表面电连接。

进一步地，驱动芯片与应力分散层之间杨氏模量的差值为Y₁，驱动芯片与应力缓冲层之间杨氏模量的差值为Y₂，Y₁＜Y₂。

进一步地，形成应力分散层的材料包括二氧化硅和/或硅。

进一步地，形成应力缓冲层的材料包括环氧树脂和/或二氧化硅复合物。

进一步地，应力分散层包括多个子分散部，各子分散部位于驱动芯片的至少一侧，且相邻子分散部连接并环绕应力分散层。

进一步地，各子分散部分别位于驱动芯片的不同侧，且位于相对侧的子分散部在第一表面上的投影面积相等。

进一步地，应力分散层包括第一子分散部和第二子分散部，第一子分散部的两端与第二子分散部的两端一一对应连接，且第一子分散部和第二子分散部在第一表面上的投影面积相等。

进一步地，第一子分散部和第二子分散部为U型结构或L型结构。

进一步地，半导体芯片组包括沿远离应力缓冲层的方向顺序层叠设置的多个半导体芯片，在远离应力缓冲层的方向上的第一个半导体芯片在第一表面的投影面积为S₁，应力缓冲层在第一表面的投影面积为S₂，S₁≤S₂。

进一步地，芯片封装结构还包括：封装壳体，安装在封装基板上，半导体芯片组封装在封装壳体内部。