[发明专利]半导体结构的制备方法和半导体结构

说明书

本公开提供一种半导体结构的制备方法和半导体结构。本公开提供的半导体结构的制备方法，包括：提供衬底，所述衬底上具有同向排列的第一沟槽；在所述第一沟槽侧壁上形成保护层；在所述第一沟槽底部形成第二沟槽，所述第二沟槽的宽度大于第一沟槽的宽度；在所述第二沟槽侧壁形成第一隔离层，以缩小所述第二沟槽的开口尺寸；填充所述第一沟槽和第二沟槽，形成第二隔离层，并在所述第二沟槽内形成空隙；在所述衬底形成第三沟槽，所述第三沟槽垂直于所述第一沟槽；在所述第三沟槽内形成位线。本公开通过在位线沟槽内部引入具有空隙结构的隔离层，以降低位线寄生电容，提高了半导体结构的电稳定性。

技术领域

本公开涉及半导体领域，尤其涉及一种半导体结构的制备方法和半导体结构。

背景技术

动态随机存储器是电子设备常用的重要模块，通常用于数据存取。动态随机存储器因为其具有低功耗、集成度高的优点，经常被作为计算机的主存储器使用。动态随机存储器只能将数据保持很短的时间，为了保持数据，动态随机存储器必须隔一段时间刷新一次。动态随机存储器的基本单位都是由一个晶体管和一个电容器组成。如果电容存在漏电现象，电荷不足会导致数据出错，为及时补充漏掉的电荷以避免存储的信息丢失，必须定时给栅极电容补充电荷的操作，因此必须被周期性的刷新电容。如果存储单元没有被刷新，数据就会丢失。

动态随机存储器的数据保留时间会受到漏电流的限制。影响动态随机存储器的数据保留时间的漏电机制主要有两种，一种是动态随机存储器中的晶体管单元漏电，动态随机存储器中的单元晶体管漏电主要由于栅诱导漏极泄漏电流，它是由漏结处高电场效应引起的漏电流。在负栅偏置下，栅极会产生一个耗尽区，该耗尽区进而在区域中产生一个增强电场，这个电场造成的能带弯曲则导致了带间隧穿。此时，在栅极移动的电子和少数载流子可以穿过隧道进入漏极，从而产生不必要的漏电流。一种是位线接触结构与存储节点接触结构之间的电介质泄露。电介质泄漏通常发生在电容内部，此时电子流过金属和介电区域。当电子通过电介质层从一个电极隧穿到另一个电极时，便会引起电介质泄漏。随着工艺节点的缩小，位线接触结构和存储节点接触结构之间的距离也在逐渐缩短，因此，这个问题正在变得愈发严重。这些结构元件的制造工艺偏差也会对位线接触结构和存储节点接触结构之间的电介质泄漏产生负面影响。影响动态随机存储器性能的另一个重要因素是器件的寄生电容。动态随机存储器开发期间应进行交流分析，因为位线耦合会导致写恢复时间延迟，并产生其他性能故障。由于掺杂的多晶硅不仅用于晶体管栅极，还用于位线接触和存储节点接触，这会导致多个潜在的寄生电容产生。

在现有技术中，针对动态随机存储器等半导体存储器，主流的位线结构是在位线沟道刻蚀后，依次填充氧化物形成的。在位线图案形成后，位线之间的氧化物结构决定了位线之间的金属电容。位线寄生电容作为重要的电学参数，影响了动态随机存储器的稳定性。

动态随机存储器发展至今，如何提高动态随机存储器的稳定性和性能，成为阻碍动态随机存储器发展的一大障碍。

发明内容

本公开所要解决的技术问题是通过在位线沟槽内部引入具有空隙结构的隔离层，以降低位线寄生电容，提高半导体结构的电稳定性，提供一种半导体结构的制备方法和半导体结构。

本公开提供了一种半导体结构的制备方法，包括：提供衬底，所述衬底上具有同向排列的第一沟槽；在所述第一沟槽侧壁上形成保护层；在所述第一沟槽底部形成第二沟槽，所述第二沟槽的宽度大于第一沟槽的宽度；在所述第二沟槽侧壁形成第一隔离层，以缩小所述第二沟槽的开口尺寸；填充所述第一沟槽和第二沟槽，形成第二隔离层，并在所述第二沟槽内形成空隙；在所述衬底形成第三沟槽，所述第三沟槽垂直于所述第一沟槽；在所述第三沟槽内形成位线。

在一些实施例中，在所述半导体结构的制备方法中，所述形成位线步骤包括：在所述第三沟槽内沉积金属层，并通过各向同性扩散与衬底接触形成金属硅化物；去除未反应的金属层，形成位线。

在一些实施例中，在所述半导体结构的制备方法中，所述第三沟槽的形成经过二次扩大。