[发明专利]真随机数发生装置

说明书

本发明提供一种真随机数发生装置，包括环形振荡器以及与环形振荡器连接的触发器；其中，环形振荡器包括环形设置的至少三个反相逻辑单元，反向逻辑单元包括PMOS以及与PMOS的漏极连接的ReRAM单元；PMOS的栅极作为反向逻辑单元的输入端，PMOS的漏极作为反向逻辑单元的输出端，且各反向逻辑单元的输出端和输入端顺次连接；环形振荡器的任意一反向逻辑单元的输出端与触发器的输入端连接，通过触发器的输出端输出真随机数。利用上述发明能够在减小装置面积占比的同时，提高真随机数的产生质量。

技术领域

本发明涉及振荡电路架构技术领域，更为具体地，涉及一种用于产生真随机数的发生装置。

背景技术

随机数是指一组完全没有规律的数列，也就是说要求要有一个无因果关系的随机事件，随机数可进一步包括真随机数和伪随机数，二者的主要区别是几率和概率，随机数的不确定性越高，表明其质量也越高。

目前，采用采样环形振荡器(Ring Oscillator，RO)的输出结果是一种常用的设计真随机数发生器的方案，该方案虽然可以得到稳定的真随机数，但是由于单条RO环产生的随机数质量比较差，通常会采用对多路RO环的输出进行压缩，压缩后的输出结果虽然在一定程度上提高了输出随机数的质量，但是也会线性的增加所需要的设备面积和功耗。

可知，现有的真随机数发生方案需要较大的面积和功耗开销，整体成本高，不易获取更高质量的真随机数。

发明内容

鉴于上述问题，本发明的目的是提供一种真随机数发生装置，以解决现有真随机数发生方案存在的占用面积及功耗开销大，质量受限等问题。

本发明提供的真随机数发生装置，包括环形振荡器以及与环形振荡器连接的触发器；其中，环形振荡器包括环形设置的至少三个反相逻辑单元，反向逻辑单元包括PMOS以及与PMOS的漏极连接的ReRAM单元；PMOS的栅极作为反向逻辑单元的输入端，PMOS的漏极作为反向逻辑单元的输出端，且各反向逻辑单元的输出端和输入端顺次连接；环形振荡器的任意一反向逻辑单元的输出端与触发器的输入端连接，通过触发器的输出端输出真随机数。

此外，可选的技术方案是，环形振荡器的输出端输出随机的数字信号；数字信号与采样时钟信号同时输入触发器，通过触发器输出与采样时钟信号相对应的真随机数。

此外，可选的技术方案是，所有反相逻辑单元的PMOS的源极均与公共电源端连接，所有反向逻辑单元的PMOS的栅极以及ReRAM单元均与公共接地端连接。

此外，可选的技术方案是，方向逻辑单元还包括设置在ReRAM单元的NMOS；其中，NMOS的漏极与对应的ReRAM单元连接，NMOS的栅极与PMOS的栅极连接；ReRAM单元和NMOS构成1T1R单元。

此外，可选的技术方案是，所有反向逻辑单元的PMOS的源极均与公共电源端连接，所有反向逻辑单元的NMOS的源极均与公共接地端连接。

此外，可选的技术方案是，环形振荡器的反相逻辑单元的设置个数为奇数个。

此外，可选的技术方案是，触发器包括RS触发器、JK触发器、D触发器和T触发器。

此外，可选的技术方案是，环形振荡器设置有至少一条。

此外，可选的技术方案是，触发器的设置个数与环形振荡器的设置条数相对应。

此外，可选的技术方案是，当环形振荡器设置有至少两条时，与环形振荡器对应的触发器的输出通过压缩单元进行压缩，并获取压缩后的真随机数。