[发明专利]一种集成电路的静电防护方法

说明书

本申请实施例公开了一种集成电路的静电防护方法，该方法包括：将集成电路布设于第一芯片上，集成电路包括输入端口；将静电防护电路布设于第二芯片上，静电防护电路包括第一输入接出端口、第二输入接出端口、第一二极管、第二二极管、电容、N型场效应管以及地端接出端口；将第一输入接出端口与输入端口相连，使得静电防护电路能够与集成电路相连，从而使得静电防护电路能够对集成电路进行静电防护。并且集成电路与静电防护电路布设于不同的芯片上，避免了在集成电路所在的芯片上进行静电防护设计，从而避免了由于集成电路所在芯片的基底材料限制导致无法进行静电防护设计的问题，有助于实现对静电敏感的新型材料集成电路的静电防护。

技术领域

本申请涉及集成电路技术领域，尤其涉及一种集成电路的静电防护方法。

背景技术

随着集成电路技术的发展，越来越多的新型材料集成电路已经或者即将面世，这些新型材料集成电路的基底材料与传统的硅基集成电路的基底材料不同，相比于传统的硅基集成电路具有更加优越的性能，成为提高计算机运行速度，降低电子设备功耗的一代新星。

然而，这些新型材料集成电路通常都对静电脉冲非常敏感，容易发生静电损伤，并且这些新型材料集成电路还由于其基底材料特性方面的一些限制，会导致现有集成电路的静电防护设计无法实现，从而无法对此类集成电路进行有效的静电防护，使得此类集成电路实际应用中，容易由于静电损伤而导致集成电路功能失效。因此，提供一种能够实现对上述新型材料集成电路进行静电防护的静电防护方法，成为了本领域技术人员的研究重点。

发明内容

为解决上述技术问题，本申请实施例提供了一种集成电路的静电防护方法，该静电防护方法能够对静电敏感的新型材料集成电路进行静电防护，有效抑制此类集成电路发生静电损伤，有助于保证集成电路的可靠性。

为解决上述问题，本申请实施例提供了如下技术方案：

一种集成电路的静电防护方法，通过静电防护电路对集成电路进行静电防护，该方法包括：

提供第一芯片，将所述集成电路布设于所述第一芯片上，所述集成电路包括输入端口；

提供第二芯片，将所述静电防护电路布设于所述第二芯片上，所述静电防护电路包括输入接出端口、第一二极管、第二二极管、N型场效应管、电容以及地端接出端口，其中，所述输入接出端口包括第一输入接出端口和第二输入接出端口，所述第二输入端口通过所述第一二极管正极与所述第一输入接出端口相连，所述第一二极管负极通过所述电容第一端与所述N型场效应管漏极相连，所述N型场效应管栅极与所述电容第二端相连，源极与所述地端接出端口相连，所述地端接出端口接地，所述第二二极管负极与所述第一二极管正极相连，正极与所述地端接出端口相连；

将所述第一输入接出端口与所述集成电路输入端口相连，以使得所述静电防护电路对所述集成电路进行静电防护。

可选的，所述第一芯片为碳基芯片，所述第二芯片为硅基芯片。

可选的，所述集成电路还包括输出端口，所述静电防护电路还包括：输出接出端口、第三二极管、第四二极管，其中，所述输出接出端口包括第一输出接出端口和第二输出接出端口，所述第二输出接出端口通过所述第三二极管正极与所述第一输出接出端口相连，所述第三二极管负极与所述N型场效应管漏极相连，所述第四二极管负极与所述第三二极管正极相连，正极与所述地端接出端口相连；该方法还包括：

将所述第一输出接出端口与所述集成电路输出端口相连，以使得所述静电防护电路对所述集成电路进行静电防护。

可选的，所述集成电路还包括电源端口，所述静电防护电路还包括：电源接出端口、第五二极管，其中，所述电源接出端口包括第一电源接出端口和第二电源接出端口，所述第一电源接出端口与所述N型场效应管漏极相连，所述第二电源接出端口与所述第一二极管负极相连，所述第五二极管负极与所述第一电源接出端口相连，正极与所述地端接出端口相连；该方法还包括：