[发明专利]带隙基准电压产生电路、集成电路及电子设备

权利要求书

1.一种带隙基准电压产生电路，其特征在于，所述电路包括：

电压产生单元，用于产生正温度系数电压及负温度系数电压，并根据所述正温度系数电压及负温度系数电压产生带隙基准电压；

放大器，连接于所述电压产生单元，用于对所述电压产生单元进行电压钳位，其中，所述放大器的失调电压与温度成正比。

2.根据权利要求1所述的电路，其特征在于，所述电压产生单元包括第零BJT晶体管、第一BJT晶体管、第二BJT晶体管、第一支路电阻、第二支路电阻、第二电阻、第三电阻，其中，

所述第零BJT晶体管的射极用于接收电源电压，所述第零BJT晶体管的基极连接于所述放大器的输出端，所述第零BJT晶体管的集电极连接于所述第三电阻的第一端，用于输出所述带隙基准电压；

所述第三电阻的第二端连接于所述第一支路电阻的第一端及所述第二支路电阻的第一端，所述第一支路电阻的第二端连接于所述第一BJT晶体管的集电极、所述第一BJT晶体管的基极及所述放大器的第一输入端，所述第二支路电阻的第二端连接于所述第二电阻的第一端及所述放大器的第二输入端，

所述第二电阻的第二端连接于所述第二BJT晶体管的集电极、所述第二BJT晶体管的基极，

所述第一BJT晶体管的射极及所述第二BJT晶体管的射极接地。

3.根据权利要求2所述的电路，其特征在于，所述第一BJT晶体管及所述第二BJT晶体管为NPN型，所述第零BJT晶体管为PNP型。

4.根据权利要求2所述的电路，其特征在于，所述放大器包括第三BJT晶体管、第四BJT晶体管、第五BJT晶体管、第六BJT晶体管、第七BJT晶体管、第一NMOS晶体管，其中，

所述第三BJT晶体管的基极作为所述放大器的第一输入端，所述第四BJT晶体管的基极作为所述放大器的第二输入端，所述第三BJT晶体管的射极连接于所述第四BJT晶体管的射极，

所述第五BJT晶体管的射极、所述第六BJT晶体管的射极、所述第七BJT晶体管的射极相连接，用于接收电源电压，

所述第五BJT晶体管的基极、所述第六BJT晶体管的基极、所述第七BJT晶体管的基极相互连接，

所述第六BJT晶体管的基极还连接于所述第六BJT晶体管的集电极及所述第一NMOS晶体管的源极，

所述第五BJT晶体管的集电极连接于所述第三BJT晶体管的集电极及所述第一NMOS晶体管的栅极，所述第一NMOS晶体管的漏极接地，

所述第七BJT晶体管的集电极连接于所述第四BJT晶体管的集电极，作为所述放大器的输出端。

5.根据权利要求4所述的电路，其特征在于，所述放大器还包括第二NMOS晶体管及第八BJT晶体管，

所述第八BJT晶体管的射极连接于所述第五BJT晶体管的射极、所述第六BJT晶体管的射极、所述第七BJT晶体管的射极，用于接收所述电源电压，

所述第八BJT晶体管的集电极、所述第八BJT晶体管的基极及所述第二NMOS晶体管的源极相连接，作为所述放大器的输出端，

所述第二NMOS晶体管的栅极连接于所述第七BJT晶体管的集电极及所述第四BJT晶体管的集电极，所述第二NMOS晶体管的漏极接地。

6.根据权利要求4或5所述的电路，其特征在于，所述放大器还包括第四电阻，所述第四电阻的第一端连接于所述第三BJT晶体管的集电极及所述第四BJT晶体管的集电极。

7.根据权利要求6所述的电路，其特征在于，所述第一BJT晶体管的面积与第三BJT晶体管、所述第四BJT晶体管的面积之和的比为1：N，N为整数，其中，所述第四电阻与所述第二电阻的阻值满足如下关系：

R4＝(N/2)·R2，其中，R4表示所述第四电阻的阻值，R2表示所述第二电阻的阻值。

8.一种集成电路，其特征在于，所述集成电路包括权利要求1-7任一项所述的带隙基准电压产生电路。

9.一种电子设备，其特征在于，所述电子设备包括如权利要求8所述的集成电路。