[发明专利]二元决策图的构造方法、等价性验证方法、存储介质

说明书

本发明公开了一种二元决策图的构造方法、等价性验证方法、存储介质。其中二元决策图的构造方法，包括：确定电路的锥顶和锥底；从锥顶的输入端口开始可生成二元决策图的迭代过程；当迭代过程进行到连线网部分时，若当前的连线网不是多驱动并且该连线网连接的端口数量大于等于3，则查找哈希表；如果没有找到，则继续可生成二元决策图的迭代过程以生成该连线网对应的局部二元决策图，并将该局部二元决策图存入哈希表中；之后在迭代过程中遍历到该连线网，则可以直接从哈希表中取出。本发明在生成BDD的过程中，减少了处理BDD图所消耗的时间和内存，使得电路的验证时间大幅缩短。

技术领域

本发明涉及数字电路的等价性验证技术领域，尤其涉及一种二元决策图的构造方法。

背景技术

目前的组合电路的逻辑验证技术中最广泛的验证方法之一是基于BDD（BinaryDecision Diagram，二元决策图）的方法，其原理是证明两个设计电路产生的ROBDD（Reduced Ordered Binary Decision Diagram，规约有序二元决策图）是否同构，如果同构则说明两个设计电路是等价的。

BDD本身也是一种数据结构，能够用来描述大的布尔函数，也可以同时描述所有的选择情况，但是由于存在不可预料的存储器需求量，因此在处理特殊电路（如乘法电路）以及大规模集成电路时会遇到难以克服的困难。

对组合电路的逻辑验证的另一个验证方法是SAT（布尔可满足性验证），目前SAT的求解已经取得长足进步，可对很大的问题事例进行逻辑推理。因此基于布尔可满足性的建模在等价性验证中得到了更加广泛的应用。相较于BDD而言，SAT对的大规模集成电路支持更好，可以使用更少的内存得出等价的结果。

因而在需要使用BDD表述对应的电路时，如何生成BDD，避免生成BDD时内存占用多大，产生的节点过多的问题是业界亟待解决的技术问题。

发明内容

为了解决现有技术中生成BDD时占用内存较大的技术问题，本发明提出了二元决策图的构造方法、等价性验证方法、存储介质。

本发明提出的二元决策图的构造方法，包括：

步骤1，确定电路的锥顶和锥底；

步骤2，从锥顶的输入端口开始可生成二元决策图的迭代过程；

步骤3，当迭代过程进行到连线网部分时，若当前的连线网不是多驱动并且该连线网连接的端口数量大于等于3，则查找哈希表；

步骤4，如果没有在哈希表中找到当前的连线网，则继续可生成二元决策图的迭代过程以生成该连线网对应的局部二元决策图，并以连线网为索引将该局部二元决策图存入哈希表中；

步骤5，如果在哈希表中找到当前的连线网，则取出该连线网对应的局部二元决策图，添加到当前的二元决策图中，并基于更新后的二元决策图继续可生成二元决策图的迭代过程，直至当前的锥顶对应的所有锥底全部遍历完成；

步骤6，重复步骤2至5，直至所有锥顶遍历完成。

进一步去，将所述电路中的时序单元的输入作为锥顶，输出作为锥底；或者，将所述电路中的输入作为锥底，时序单元的输入作为锥顶；或者，将电路的输出作为锥顶，时序单元的输出作为锥底。

进一步，在确定当前的连线网是不是多驱动之前，先确定当前的连线网是不是为空，如果是，则确定该连线网为空锥底，结束可生成二元决策图的迭代过程；如果否，则执行确定连线网是不是多驱动的步骤。

进一步，如果确定当前的连线网为多驱动时，上报多驱动错误，并结束可生成二元决策图的迭代过程。

进一步，所述步骤4中，若当前的连线网的输入端口连接的是时序单元的输出端口时，则该连线网的输出端口连接的是锥底，则该连线网对应的局部二元决策图为锥底。