[发明专利]相变存储器在审
申请号: | 202111265534.3 | 申请日: | 2021-10-28 |
公开(公告)号: | CN114430006A | 公开(公告)日: | 2022-05-03 |
发明(设计)人: | P·波伊文;R·西莫拉;Y·穆斯塔法-拉保尔特 | 申请(专利权)人: | 意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 董莘 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 相变 存储器 | ||
本公开的各实施例涉及相变存储器。本说明书涉及包括相变存储器单元的器件,每个存储器单元包括与由相变材料制成的第二元件横向接触的第一电阻元件。
本申请要求于2015年10月29日提交的名称为“相变存储器”的第20/11087号法国专利申请的优先权权益,该申请在法律允许的最大程度上通过引用并入于此。
技术领域
本公开总体上涉及电子器件及其制造方法,并且更具体地涉及包括相变存储器的器件。
背景技术
例如,在通常的相变存储器中,每个存储器单元包括与电阻元件接触的相变材料层。相变材料是可以在晶体相与非晶相之间切换的材料。这种切换是由电流传导通过的电阻元件的温度的增加引起的。材料的非晶相与其晶体相之间的电阻差用于定义至少两个存储器状态,任意为0和1。
存储器通常为阵列形式,包括字线和位线,即,行和列。包含二进制信息的存储器单元位于行和列的每个交叉处。
包含在相变存储器的单元中的数据例如通过测量存储器单元的位线与字线之间的电阻而被访问或读出。
相变存储器单元例如位于互连网络中。互连网络指定绝缘层的堆叠,在所谓的“后端”制造步骤期间形成具有通过位于其中的导电过孔耦合在一起的金属迹线。通常,互连网络的级(每级包括绝缘层中的导电迹线和绝缘层中的导电过孔)具有恒定的高度。
发明内容
实施例克服了已知相变存储器的所有或部分缺点。
实施例提供了一种包括相变存储器单元的器件,每个存储器单元包括与由相变材料制成的第二元件横向接触的第一电阻元件。
实施例提供了一种制造包括相变存储器单元的器件的方法,该方法包括:对于每个单元,形成与由相变材料制成的第二元件横向接触的第一电阻元件。
根据实施例,第二元件具有间隔件的形状。
根据实施例,第二元件具有L形。
根据实施例,第二元件包括与第三导电元件接触的下表面,第三元件被第一绝缘层包围。
根据实施例,第一元件通过绝缘部分与第一绝缘层和第三导电元件分离。
根据实施例,第一元件是平面层和水平层。
根据实施例,第一元件的第一侧壁与第二元件的基本竖直的部分接触。
根据实施例,第一元件的与第一壁相对的第二侧壁与导电带接触。
根据实施例,第一元件的与第一壁相对的第二侧壁与第四选择元件接触,第四元件被导电带覆盖。
根据实施例,器件包括互连网络,并且每个存储器单元位于互连网络的两个级之间。
根据实施例,在基于锗、碲和锑的合金的一些实施例中,第二元件由基于硫族元素的合金制成,并且在氮化钛或钛氮化硅的一些实施例中,第一元件由金属制成。
根据实施例,第一元件的厚度在2nm至20nm的范围内,第一元件在第一水平方向上的尺寸小于70nm,第一元件在第二水平方向上的尺寸在从10nm至50nm的范围内,第二元件的高度在30nm至80nm的范围内,第二元件在第一水平方向上的尺寸小于70nm,并且第二元件在第二水平方向上的尺寸在从10nm至40nm的范围内。
根据实施例,方法包括:形成层的堆叠,堆叠以这种顺序包括第二绝缘层、由第一元件的材料制成的第三层、以及第四绝缘层;形成跨越堆叠并暴露第三层的第一侧壁的第一腔;以及在第一壁上形成第二元件。
根据实施例,该方法包括形成暴露第一元件的第二侧表面的第二腔。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司,未经意法半导体(克洛尔2)公司;意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111265534.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于车辆座椅的调节装置及车辆座椅
- 下一篇:在编程操作暂停期间的编程操作执行