[发明专利]一种可分级关断的IGBT驱动电路及方法

权利要求书

1.一种可分级关断的IGBT驱动电路，包括与IGBT门极电连接的开通模块及关断模块，通过PWM控制信号控制所述开通模块及关断模块的导通与关闭，以对应控制IGBT的开通与关断，其特征在于，所述可分级关断的IGBT驱动电路还包括与IGBT的门极电连接的状态检测模块、与所述开通模块、关断模块、状态检测模块电连接的逻辑处理模块，所述关断模块包括第一关断通路及第二关断通路，所述状态检测模块用于实时获取IGBT的门极电压，并根据门极电压的大小输出对应的电平信号至所述逻辑处理模块，所述逻辑处理模块对所述电平信号及所述PWM控制信号进行逻辑处理后输出控制信号，以在IGBT需要关断时控制切换第一关断通路及所述第二关断通路，并通过至少两次降低IGBT门极电压至不同的预设电压来实现分级关断IGBT。

2.根据权利要求1所述的可分级关断的IGBT驱动电路，其特征在于，所述第一关断通路与所述第二关断通路用于为IGBT提供不同阻值的门极电阻。

3.根据权利要求1所述的可分级关断的IGBT驱动电路，其特征在于，所述状态检测模块还用于设置所述预设电压。

4.根据权利要求1所述的可分级关断的IGBT驱动电路，其特征在于，所述开通模块包括电阻(Rgon)及MOS管(Q1)，所述MOS管(Q1)的源极连接电源(V1)，所述MOS管(Q1)的漏极通过所述电阻(Rgon)与IGBT的门极电连接，所述MOS管(Q1)的栅极与所述逻辑处理模块电连接。

5.根据权利要求4所述的可分级关断的IGBT驱动电路，其特征在于，所述第一关断通路包括电阻(Rgoff)及MOS管(Q2)，所述MOS管(Q2)的源极电连接于电源(V2)，所述MOS管(Q2)的漏极通过所述电阻(Rgoff)电连接至IGBT的门极，所述MOS管(Q2)的栅极与所述逻辑处理模块电连接。

6.根据权利要求5所述的可分级关断的IGBT驱动电路，其特征在于，所述第二关断通路包括电阻(Rssd)及MOS管(Q3)，所述MOS管(Q3)的源极接中点电位，所述MOS管(Q3)的漏极依次通过所述电阻(Rssd)及所述电阻(Rgoff)后与IGBT的门极电连接，所述MOS管(Q3)的栅极与所述逻辑处理模块电连接。

7.根据权利要求6所述的可分级关断的IGBT驱动电路，其特征在于，所述状态检测模块包括电阻(R1)、电阻(R2)、电阻(R3)、电阻(R4)、施密特触发器(T1)、施密特触发器(T2)及比较器(OP1)，所述施密特触发器(T1)的输入端通过所述电阻(R1)电连接于IGBT的门极，所述施密特触发器(T1)的输入端还通过所述电阻(R3)接中点电位，所述施密特触发器(T1)的输出端反向后与所述比较器(OP1)的反相输入端电连接；所述施密特触发器(T2)的输入端通过所述电阻(R2)电连接于IGBT的门极，所述施密特触发器(T2)的输入端还通过所述电阻(R4)接中点电位，所述施密特触发器(T2)的输出端反向后与所述比较器(OP1)的同相输入端电连接；所述比较器(OP1)的输出端与所述逻辑处理模块电连接。

8.根据权利要求7所述的可分级关断的IGBT驱动电路，其特征在于，所述逻辑处理模块包括或非门(NAND)、非门(U1)、非门(U2)、非门(U3)及非门(U4)，所述或非门(NAND)的第一输入端用于输入PWM控制信号，所述或非门(NAND)的第一输入端通过所述非门(U1)电连接于所述MOS管(Q1)的栅极，所述或非门(NAND)的第一输入端还通过所述非门(U2)电连接于所述MOS管(Q3)的栅极，所述或非门(NAND)的第二输入端与所述比较器(OP1)的输出端电连接，所述或非门(NAND)的输出端依次串联所述非门(U3)和非门(U4)后与所述MOS管(Q2)的栅极电连接。

9.根据权利要求4所述的可分级关断的IGBT驱动电路，其特征在于，所述电源(V1)提供的电压范围为-10V～-15V。

10.一种可分级关断的IGBT驱动方法，其特征在于，包括如下步骤：

S1、提供一PWM控制信号，以控制IGBT的开通；

S2、实时获取IGBT的门极电压；

S3、根据门极电压的大小输出对应的电平信号；

S4、所述电平信号与所述PWM控制信号共同配合，以在IGBT需要关断时切换第一关断通路及所述第二关断通路，通过降低门极电压至预设电压实现分级关断IGBT。