[发明专利]一种半导体器件及其制备方法

说明书

本发明公开了一种半导体器件及其制备方法，包括衬底，位于衬底上的堆叠层，该堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层，以及沿垂直于衬底的纵向贯穿第一栅极层和第一绝缘层的第一沟道结构，和沿纵向贯穿第二栅极层的第二沟道结构。该第二沟道结构的顶部与第一沟道结构的底部连接，第二沟道结构在垂直于纵向的截面的横截面积大于第一沟道结构在垂直于纵向的截面的横截面积。由于第一沟道结构的横截面积较小，因此第一栅极层的选通速率更快，进而可以提高半导体器件的栅极控制能力。同时第二沟道结构的横截面积较大，因此第二沟道结构可以支持更高的空穴存储量，进而可以提高半导体器件的存储能力。

技术领域

本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制备方法。

背景技术

随着半导体市场需求的不断增长，半导体存储器技术迅速发展，特别是动态随机存储器(Dynamic Random Access Memory，DRAM)技术得到了迅猛的发展，在存储器市场中，占据了最为主要的位置。常见的DRAM单元由一个晶体管(Transistor)和一个电容器(Capacitor)构成1T1C结构，通过电容器上是否存储电荷区分逻辑状态。

目前传统1T1C DRAM的尺寸微缩已接近工艺极限。如小尺寸节点下，电容制造工艺更为复杂，且漏电愈发显著，保持时间减小、静态功耗上升，操作电压裕度退化等。

如何提高DRAM，比如随机闪存存储器(Dynamic Flsah Memory,DFM)的选通速率和存储能力，是目前亟待解决的问题。

发明内容

本发明的目的在于提供一种半导体器件及其制备方法，旨在提高半导体器件的栅极控制能力和空穴存储能力。

一方面，本发明提供一种半导体器件，包括：

衬底；

位于所述衬底上的堆叠层，所述堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层；

沿垂直于所述衬底的纵向贯穿所述第一栅极层和所述第一绝缘层的第一沟道结构；

沿所述纵向贯穿所述第二栅极层的第二沟道结构，所述第二沟道结构的顶部与所述第一沟道结构的底部连接，所述第二沟道结构在垂直于所述纵向的截面的横截面积大于所述第一沟道结构在垂直于所述纵向的截面的横截面积。

进一步优选的，所述第二栅极层在所述纵向的厚度大于所述第一栅极层在所述纵向的厚度。

进一步优选的，所述半导体器件还包括：

位于所述第一沟道结构的外侧壁和所述第一栅极层之间的第一栅绝缘层；

位于所述第二沟道结构的外侧壁和所述第二栅极层之间的第二栅绝缘层。

进一步优选的，所述半导体器件还包括：

位于所述第二沟道结构和所述衬底之间的源极；

位于所述第一沟道结构的顶部的漏极。

进一步优选的，所述源极和所述漏极为N型单晶硅。

进一步优选的，所述第一栅极层的材料包括多晶硅，且所述第一栅极层连接到字线，所述第二栅极层连接到盘线且被施加固定电压。

进一步优选的，所述第一沟道结构和所述第二沟道结构为圆柱形，所述第二沟道结构的直径大于所述第一沟道结构的直径。

另一方面，本发明提供一种半导体器件的制备方法，包括：

提供衬底；

形成位于所述衬底上的堆叠层，所述堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层；