[发明专利]一种半导体器件的制备方法及半导体器件

说明书

本发明公开了一种半导体器件的制备方法及半导体器件，包括形成衬底，形成位于衬底上的第一栅极和第二栅极，以及分别形成于第一栅极侧壁和第二栅极侧壁的第一侧墙和第二侧墙。衬底中形成有间隔设置的高压阱区和低压阱区，第一栅极和第二栅极分别对应高压阱区和低压阱区且第一栅极的高度大于第二栅极的高度，第一侧墙的宽度大于第二侧墙的宽度。由于高压阱区对应的第一栅极的高度和第一侧墙的宽度较大，因此能够提高器件的性能，如减少栅极氧化层的损伤和热载流子效应，同时由于低压阱区对应的第二栅极的高度和第二侧墙的宽度较小，因此能够提高器件的速度，缩小器件的面积。

技术领域

本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件的制备方法及半导体器件。

背景技术

在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,COMS)中同时存在低压金属氧化物半导体晶体管(Low Voltage Metal Oxide Semiconductor,LVMOS)和高压金属氧化物半导体晶体管(How Voltage Metal Oxide Semiconductor,HVMOS)。

由于形成HVMOS的低掺杂结构的离子注入的能量较大，栅极高度没有达到一定的要求会导致栅极被打穿进而损伤栅极氧化层，同时栅极两侧的侧墙的宽度没有达到一定的要求会引起热载流子注入(Hot Carrier Injection，HCI)效应，进而破坏器件的性能。但是对于LVMOS而言，栅极太厚会降低器件的速度，侧墙太宽也会降低器件的速度。由于LVMOS的侧墙与栅极上的接触点需要相隔一定距离，在器件面积一定的情况下，侧墙越宽，接触点的空间越受限制；若要保持侧墙与接触点相隔一定距离，且侧墙宽度增加，则会使器件的面积增大，因此LVMOS的侧墙宽度太宽会导致器件面积的损失。

然而对于存储器而言，随着存储密度的增加，缩小CMOS的面积是不可避免的需求。

发明内容

本发明的目的在于提供一种半导体器件的制备方法及半导体器件，旨在形成高度不同的双栅极和宽度不同的双侧墙，以兼顾HVMOS和LVMOS的栅极高度和侧墙宽度，进而提高器件的性能和缩小器件的面积。

一方面，本发明提供一种半导体器件的制备方法，包括：

提供衬底，所述衬底中形成有间隔设置的高压阱区和低压阱区；

形成位于所述衬底上的第一栅极和第二栅极，所述第一栅极对应所述高压阱区，所述第二栅极对应所述低压阱区，且所述第一栅极的高度大于所述第二栅极的高度；

形成位于所述第一栅极侧壁的第一侧墙和位于所述第二栅极侧壁的第二侧墙，所述第一侧墙在远离所述第一栅极侧壁的方向上的宽度大于所述第二侧墙在远离所述第二栅极侧壁的方向上的宽度。

进一步优选的，所述形成位于所述衬底上的第一栅极和第二栅极的步骤，包括：

在所述衬底上形成栅极层，所述栅极层位于所述高压阱区和低压阱区的上方；

去除位于所述低压阱区上方的部分所述栅极层，使所述低压阱区上方的栅极层的高度小于所述高压阱区上方的栅极层的高度；

采用光刻工艺形成对应所述高压阱区的所述第一栅极，和对应所述低压阱区的所述第二栅极，所述第一栅极的高度大于所述第二栅极的高度。

进一步优选的，所述第一栅极的宽度大于所述第二栅极的宽度。

进一步优选的，所述形成位于所述第一栅极侧壁的第一侧墙和位于所述第二栅极侧壁的第二侧墙的步骤，包括：

形成覆盖所述第一栅极、第二栅极及衬底的绝缘层；

对所述绝缘层进行刻蚀，形成位于所述第一栅极侧壁的第一绝缘层和位于所述第二栅极侧壁的第二绝缘层，所述第一侧墙包括所述第一绝缘层，所述第二侧墙包括所述第二绝缘层。