[发明专利]存储器单元感测

说明书

本申请涉及存储器单元感测。存储器可包含控制器，所述控制器配置成使所述存储器向各自连接到感测电路的相应节点的多个电容中的每一电容施加升压电压电平，通过选定用于感测操作的相应存储器单元选择性地放电所述节点中的每一个，当所述节点中的每一个连接到相应存储器单元时测量所述多个电容的电流需求，响应于测得的电流需求而确定去升压电压电平，向所述多个电容中的每一电容施加所述去升压电压电平，以及当向所述多个电容中的每一电容施加所述去升压电压电平时确定所述多个存储器单元中的每一存储器单元的相应数据状态。

技术领域

本公开大体上涉及集成电路，并且具体地说，在一或多个实施例中，本公开涉及用于存储器单元编程的设备和方法。

背景技术

存储器(例如，存储器装置)通常在计算机或其它电子装置中提供为内部器件、半导体、集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器已发展成用于各种电子应用的广受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮栅或电荷阱)或其它物理现象(例如，相变或偏振)进行编程，存储器单元的阈值电压(Vt)的改变决定每个存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩大。

NAND快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列被布置成使得阵列中的一行中的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包括在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间，串联连接在一起的存储器单元串(常常被称为NAND串)。每个源极选择晶体管可连接到源极，而每个漏极选择晶体管可连接到数据线，例如列位线。使用存储器单元串与源极之间和/或存储器单元串与数据线之间的超过一个选择栅极的变型是已知的。

在编程存储器时，存储器单元可编程为通常所称的单层级单元(SLC)。SLC可使用单个存储器单元来表示一个数据数字(例如，一个位)。例如，在SLC中，2.5V或更高的Vt可指示经编程存储器单元(例如，表示逻辑0)，而-0.5V或更低的Vt可指示经擦除存储器单元(例如，表示逻辑1)。此类存储器可通过包含多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)等等或其组合而实现更高水平的存储容量，其中存储器单元具有多个层级，使得有更多数据数字能够存储在每一存储器单元中。例如，MLC可配置成每存储器单元存储两个数据数字，由四个Vt范围表示，TLC可配置成每存储器单元存储三个数据数字，由八个Vt范围表示，QLC可配置成每存储器单元存储四个数据数字，由十六个Vt范围表示，以此类推。

感测(例如，读取或验证)存储器单元的数据状态通常涉及响应于施加到控制栅极的特定电压而检测存储器单元是否已激活，例如通过检测连接到存储器单元的数据线是否经受由流过存储器单元的电流造成的电压电平改变。当存储器操作前进到表示每存储器单元额外数据状态，邻近Vt范围之间的裕度可变小。如果经感测存储器单元的Vt随时间推移而偏移，那么这可导致对经感测存储器单元的数据状态的确定不准确。

存储器单元的阈值电压可由于快速电荷损失(QCL)等现象而发生偏移。QCL是一种在栅极电介质界面附近到存储器单元的沟道区的电子去捕获，并且可在编程脉冲后不久引起Vt偏移。当存储器单元通过验证操作时，由于栅极电介质中的经捕获电荷，经编程阈值电压可能看起来更高。当在编程操作完成后读取存储器单元时，由于栅极电介质中的电荷泄漏到沟道区，存储器单元的Vt可能低于在编程验证操作期间获得的Vt。