[发明专利]用于数据访问和获取的集成电路、系统和方法

权利要求书

1.一种用于数据访问和获取的集成电路，包括：

解码器，接收并解码来自处理器的命令；

缓冲器；

第一电路，耦合到第一存储器，所述第一存储器存储图的子图，所述图包括所述图的节点相关联的结构信息和属性值，所述第一电路接收来自所述解码器的命令，响应于所述命令获得所述图的根节点的根节点标识符，以及将所述根节点标识符写入所述缓冲器；

第二电路，所述第二电路从所述缓冲器读取所述根节点标识符，接收所述图中作为所述根节点的邻居的多个第一节点以及所述图中作为所述多个第一节点的邻居的多个第二节点的节点标识符，以及输出所述根节点标识符和接收的所述节点标识符；

第三电路，所述第三电路接收从所述第二电路输出的所述根节点标识符和所述节点标识符，采样从所述第二电路输出的所述节点标识符的至少子集，以及输出所述根节点标识符和采样的所述节点标识符；

第四电路，所述第四电路接收从所述第三电路输出的所述根节点标识符和所述节点标识符，接收所述根节点相关联的数据以及由采样的所述节点标识符标识的节点相关联的数据，以及输出接收的所述数据；以及

第五电路，所述第五电路接收从所述第四电路输出的所述数据，以及将从所述第四电路接收的所述数据写入第二存储器。

2.根据权利要求1所述的集成电路，其中，当所述多个第一节点的节点标识符和所述多个第二节点的节点标识符被无序地发送时，所述第二电路将所述多个第一节点的节点标识符和所述多个第二节点的节点标识符按次序排列。

3.根据权利要求1所述的集成电路，其中，所述第三电路将所述多个第一节点的节点标识符写入所述缓冲器，所述第二电路从所述缓冲器读取所述多个第一节点的节点标识符，以获取所述多个第二节点的节点标识符。

4.根据权利要求1所述的集成电路，其中，由所述第四电路接收的所述数据包括属性和节点结构信息，所述属性和节点结构信息包括：

所述根节点的节点标识符和属性值；

所述多个第一节点中的每个节点和所述多个第二节点中的每个节点相应的节点标识符；以及

节点的所述子集中每个节点相应的属性值。

5.根据权利要求1所述的集成电路，还包括：

配置寄存器，耦合到所述第一电路、第二电路、第三电路、第四电路和第五电路，所述配置寄存器至少包括：所述根节点的地址和样本大小，所述样本大小指示所述多个第一节点和所述多个第二节点中包括多少个节点；

其中，所述配置寄存器包括标识采样方法的信息，所述第三电路使用所述采样方法来确定在所述子集中包括多少节点以及在所述子集中包括哪些节点。

6.根据权利要求1所述的集成电路，还包括：

加载单元，耦合到所述第二电路，所述加载单元响应于来自所述第二电路的请求，从耦合到所述加载单元的存储器中获取所述多个第一节点和所述多个第二节点的节点标识符，将所述多个第一节点和所述多个第二节点的节点标识符发送到所述第二电路；

其中，所述加载单元还耦合到所述第四电路，所述加载单元响应于来自所述第四电路的请求，获取所述根节点相关联的数据以及由采样的所述节点标识符标识的节点相关联的数据，并将获取的所述数据发送到所述第四电路。

7.根据权利要求1所述的集成电路，其中，当将从所述第四电路接收的所述数据写入所述第二存储器时，所述第五电路按次序排列所述数据。