[发明专利]一种基于FPGA实现光电CCD信号高速采集与处理的系统在审
申请号: | 202111285953.3 | 申请日: | 2021-11-02 |
公开(公告)号: | CN114189639A | 公开(公告)日: | 2022-03-15 |
发明(设计)人: | 杨庆华;刘洋;屠晓伟 | 申请(专利权)人: | 上海大学 |
主分类号: | H04N5/372 | 分类号: | H04N5/372 |
代理公司: | 上海上大专利事务所(普通合伙) 31205 | 代理人: | 何文欣 |
地址: | 200444*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 fpga 实现 光电 ccd 信号 高速 采集 处理 系统 | ||
1.一种基于FPGA实现光电CCD信号高速采集与处理的系统,包括一个FPGA芯片(1)、CCD传感器(2)、压频转换器(3)和存储芯片(5);其特征在于:所述FPGA芯片(1)连接CCD传感器(2)、压频转换器(3)和存储芯片(5),CCD传感器(2)连接压频转换器(3);所述FPGA芯片(1)为CCD传感器(2)和压频转换器(3)提供时钟频率,保证时钟同步;FPGA芯片(1)中的数据缓冲区(4),用于由压频转换器(3)输入FPGA芯片(1)的数据处理前的数据缓存;FPGA芯片(1)将接收到的数据存入数据缓冲区(4);FPGA芯片(1)利用数据并行处理的特性,完成对压频转换器(3)输出数据的处理;存储芯片(5)用于存储程序,程序掉电不丢失。
2.根据权利要求1所述的基于FPGA实现光电CCD信号高速采集与处理的系统,其特征在于:所述数据缓冲区(4)由所述FPGA芯片(1)内部的嵌入式存储资源构成。
3.根据权利要求1所述的基于FPGA实现光电CCD信号高速采集与处理的系统,其特征在于:所述FPGA芯片(1)与PC机通过以太网或RS232进行通信。
4.根据权利要求1所述的基于FPGA实现光电CCD信号高速采集与处理的系统,其特征在于:所述CCD传感器(2)通过FPGA芯片可编程输入/输出(I/O)口与FPGA芯片(1)相连。
5.根据权利要求1所述的基于FPGA实现光电CCD信号高速采集与处理的系统,其特征在于:所述压频转换器(3)通过FPGA芯片可编程输入/输出(I/O)口与FPGA芯片(1)相连。
6.根据权利要求1所述的基于FPGA实现光电CCD信号高速采集与处理的系统,其特征在于:所述压频转换器(3)通过数据总线与CCD传感器(2)相连。
7.根据权利要求1所述的基于FPGA实现光电CCD信号高速采集与处理的系统,其特征在于:所述存储芯片(5)通过数据总线与FPGA芯片(1)相连。
8.根据权利要求1所述的基于FPGA实现光电CCD信号高速采集与处理的系统,其特征在于:所述FPGA芯片(1)包括如下模块:
CCD控制模块,用于生成CCD传感器(2)所需的时钟频率,产生CCD传感器(2)所需的控制信号;
压频转换器(3)为VFC芯片AD7741,AD7741控制模块,用于生成压频转换器(3)所需的时钟频率,产生相应控制信号驱动压频转换器(3)工作;
数据缓存读写控制模块:利用FPGA芯片(1)内部RAM资源生成FIFO数据缓存器,管理读写指针和空满状态,对压频转换器(3)输出数据进行缓存或读取的控制,完成数据读取与写入的时序控制;
数据处理模块,对数据缓存区读出的数据进行并行处理,将处理结果送至数据发送模块;
数据发送模块,接收数据处理模块的处理结果,将其通过串行接口发至PC端;
控制模块,将CCD控制模块、AD7741控制模块、数据缓存读写控制模块、数据处理模块、数据发送模块通过内部总线连接例化与信号引出。
9.根据权利要求1所述的基于FPGA实现光电CCD信号高速采集与处理的系统,其特征在于:所述数据处理模块输出结果包括一个采样周期内频率最小值及其索引,其中,所述一个采样周期内频率最小值为所述CCD传感器(2)输出模拟信号最小值,索引为所述FPGA芯片(1)内部逻辑单元组成的计数器对应值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海大学,未经上海大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111285953.3/1.html,转载请声明来源钻瓜专利网。