[发明专利]位置乱处理器、方法、系统和指令

说明书

本申请公开了位置乱处理器、方法、系统和指令。处理器包括紧缩数据寄存器以及对指令进行解码的解码单元。指令指示具有至少一个位通道的第一源操作数和具有数个子通道大小的位选择元素的第二源紧缩数据操作数。运行单元与紧缩数据寄存器和解码单元耦合。运行单元响应于指令将结果操作数存储在目的地存储位置中。结果操作数包括针对所述数个子通道大小的位选择元素中的每一个的不同对应位。对应于子通道大小的位选择元素的结果操作数的每一位的值是第一源操作数的所述至少一个位通道中由对应子通道大小的位选择元素指示的对应位通道的位的值。

本申请是PCT国际申请号为PCT/US2015/048627、国际申请日为2015年9月4日、进入中国国家阶段的申请号为201580045412.X，题为“位置乱处理器、方法、系统和指令”的发明专利申请的分案申请。

技术领域

本文所描述的实施例一般涉及处理器。特别地，本文所描述的实施例一般涉及处理器中的位操纵。

背景技术

处理器运行各种不同类型的指令以操作在数据元素上。例如，加法指令可以用于将第一寄存器中的第一16位数据元素加到第二寄存器中的第二16位数据元素，并且在目的地寄存器中存储16位结果数据元素。每一个数据元素可以表示数据的分离单独片段，诸如例如像素颜色代码、表示数个项目的整型值等。

除了操作在整个数据元素(例如8位、16位、32位或64位数据元素)上之外，操纵单个数据元素内的各个位有时也是有用的。然而，相比于操作在整个数据元素上，操纵单个数据元素内的各个位通常倾向于相对缓慢和/或在处理器中低效。作为一个示例，获取单个数据元素中的各个位的值的算法可以针对每一个单独位包括：一个指令，轮转或移位数据元素的所有位(例如移位全部的16位)以将单独位放置在特定位置中；以及另一指令，关于经轮转/移位的位执行按位逻辑运算(例如逻辑AND(与)、逻辑OR(或)等)；以及掩码数据元素，配置成选择单独位以隔离或累加单独位。

这只是一个示例，但是不论由算法使用的特定方案如何，一般可能需要一个或多个分离的指令以用于所获取的每一个单独位值。作为结果，所需要的指令的总数一般倾向于随要获取的位值的总数而近似成比例地增加。例如，可能粗略需要多达如获取16位数据元素的所有位值而将需要的指令的两倍的指令以获取32位数据元素的所有位值。此外，该算法针对所获取的每一个单独位值操纵数据元素的所有位(例如移位所有位，执行所有位上的逻辑运算等)，这也倾向于使算法的性能不是最优的。

附图说明

本发明可以通过参照以下描述和用于图示实施例的附图而被最好地理解。在附图中：

图1是可操作成执行位置乱(bit shuffle)指令的实施例的处理器的实施例的框图。

图2是执行位置乱指令的实施例的处理器中的方法的实施例的框流程图。

图3是位置乱操作的实施例的框图。

图4是位置乱操作的实施例的框图，该位置乱操作使用第二源紧缩(packed)数据操作数中的8位字节大小的位选择元素置乱(shuffle)第一源紧缩数据操作数的64位通道(lane)的位，以生成标量结果操作数。

图5是位置乱操作的实施例的框图，该位置乱操作使用第二源紧缩数据操作数中的4位半字节大小的位选择元素置乱第一源紧缩数据操作数的16位通道的位，以生成标量结果操作数。

图6是可以可选地与位置乱操作组合的数据元素广播操作的实施例的框图。

图7是位置乱操作的实施例的框图，该位置乱操作使用第二源紧缩数据操作数中的8位字节大小的位选择元素置乱第一源紧缩数据操作数的64位通道的位，以生成结果紧缩数据操作数。

图8是经掩蔽位置乱操作的实施例的框图，该经掩蔽位置乱操作使用受制于源紧缩数据操作掩码操作数中的掩码元素的第二源紧缩数据操作数中的8位字节大小的位选择元素置乱第一源紧缩数据操作数的64位通道的位，以生成结果紧缩数据操作数。