[发明专利]N型和P型鳍式晶体管的集成电路结构

说明书

本发明公开了一种N型和P型鳍式晶体管的集成电路结构，N型和P型鳍式晶体管分别形成于第一和第二鳍体上，在第一和第二鳍体上分别具有第一和第二扩散区切断结构。第一扩散区切断结构的第一介质层采用应力材料使第一扩散区切断结构具有第一应力。第一扩散区切断结构的第二介质层采用应力材料使第二扩散区切断结构具有和第一应力不同的第二应力，第一应力按照改善第一沟道区的载流子迁移率要求设置，第二应力按照改善第二沟道区的载流子迁移率的要求设置。本发明能消除鳍体的扩散区切断结构的应力对晶体管的性能的不利影响并同时利用鳍体的扩散区切断结构的应力来同时改善N型和P型鳍式晶体管的性能。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种N型和P型鳍式晶体管(FinFETtransistor)的集成电路结构。

背景技术

如图1所示，现有单扩散区切断(Single Diffusion Breakdown，SDB)结构的剖面结构图；在半导体衬底上形成有多个通过对半导体衬底进行图形化形成的鳍体101，根据所要形成的器件类型，会在所述鳍体101进行掺杂并形成掺杂扩散区，如N型鳍式晶体管的形成区域中所述鳍体101中会形成P型扩散区，而在P型鳍式晶体管的形成区域中所述鳍体101中则会形成N型扩散区。

一条所述鳍体101上会形成多个晶体管，为了防止相邻晶体管之间产生电学干扰，需要对所述鳍体101上的扩散区进行切断。图1所示的所述鳍体101上形成了多个SDB102，SDB102使得所述鳍体101的扩散区切断为如虚线框104所示的区域将区域104作为形成晶体管的有源区。SDB工艺技术通常在14nm以下的工艺节点中采用。

晶体管的栅极结构103会覆盖所述鳍体101的顶部表面和底部表面。栅极结构103包括了栅介质层、功函数金属层和金属导电材料层即采用金属栅结构，通常，位于同一列上且栅极相连的各晶体管的栅极结构103的金属导电材料层会连接在一起并形成一个和所述鳍体101垂直的栅极条形结构。被所述栅极结构103覆盖的所述有源区104的表面用于形成导电沟道。

栅极结构103的形成区域通常会采用多晶硅伪栅103a定义，之后去除多晶硅伪栅103a并在去除多晶硅伪栅103a的区域形成栅极结构103，形成栅极结构103之后，所述栅极结构103的形成区域的多晶硅伪上103a在图1中不再显示。

多晶硅伪栅103a会呈和鳍体101垂直的条形结构且会按照间距如等间距排列。如图1所示，SDB102的形成区域会位于一个对应的多晶硅伪栅103a的底部，通过对多晶硅伪栅103a底部的所述鳍体101进行刻蚀形成沟槽然后在沟槽中填充介质层形成SDB102。图1中为了显示所述SDB102和所述多晶硅伪栅103a的关系，将所述多晶硅伪栅103a保留，实际上，所述SDB102顶部的所述多晶硅伪栅103a也能根据实际需要去除并在去除区域填充介质层或者替换为和所述栅极结构103相同的材料。

如图2所示，是现有双扩散区切断(Double Diffusion Breakdown，DDB)结构的剖面结构图；在鳍体201上形成了多个DDB202，DDB202对所述鳍体201上的扩散区进行切断并形成有源区204。晶体管会形成有源区204上，晶体管的栅极结构203会覆盖有源区204处的所述鳍体201的顶部表面和侧面，被所述栅极结构203覆盖的所述有源区204的表面用于形成导电沟道。和图1所示的SDB结构不同之处为，DDB202的形成区域会位于两个多晶硅伪栅203a之间。

SDB和DDB具有如下区别：

采用SDB的芯片的器件密度会大于采用DDB的芯片的器件密度。

SDB的绝缘漏电性能会差于DDB的绝缘漏电性能。

采用SDB的芯片的面积会小于采用DDB的芯片的面积。

SDB的工艺难度大于DDB的工艺难度。