[发明专利]一种基于UVM验证平台的多数据通路的验证方法

说明书

本发明提供了一种基于UVM验证平台的多数据通路的验证方法，包括以下步骤根据待测模块功能搭建UVM验证平台，通过监测模块获取发送的待测数据包及待测模块输出结果；将数据解析模块解析的配置信息及待测数据包携带的数据信息发送至参考模型，根据DMA id将参考结果存储；将待测模块输出结果与第一个DMA的参考结果对比；如果对比结果不一致，则按顺序依次与其他DMA中的信息进行对比，都不一致打印失败信息；若一个DMA的参考结果对比一致，依次与该DMA的参考结果进行对比，完成该笔突发传输的数据比对。本发明解决多个DMA同时触发时数据包发送顺序不一致造成的待验模块输出数据与验证参考模型计算的数据自动比对不一致，导致验证系统灵活性、可靠性较差的问题。

技术领域

本发明涉及一种基于UVM验证平台的多数据通路的验证方法，属于数据通路的验证技术领域。

背景技术

随着SOC（System on Chip，片上系统）芯片设计日趋复杂，为了更快速地完成验证，验证人员需要围绕设计搭建高效的验证环境，以期望在尽量少的时间内发现尽量多的错误。UVM（Universal Verification Methodology，通用验证方法学）提供基于SystemVerilog语言开发的一套可重用库函数，是一种验证数字设计标准化的方法。基于UVM的验证环境不仅可以满足实际的验证需求，同时可以保证验证环境的可重用性，从而提高验证效率。

在对数字设计进行验证时，需要根据验证模块的spec设计参考模型（referencemodel），将模块待测设计的输出结果及参考模型的计算结果发送至记分板（scoreboard）以进行数据包的自动比对。但是，对于多个DMA同时触发的数据通路验证场景下，实际待验模块的输出结果可能与DMA发送数据量有关，导致传输至记分板的待测设计结果与验证referencemodel计算的结果顺序不一致，从而导致数据包比对出现错误。例如DMA1与DMA2同时触发，但DMA2传输的数据量少，因此DMA2先于DMA1获得需要传输的完整数据，因此实际待测模块先输出DMA2传输的数据结果，验证环境中的referencemodel可能先计算DMA1传输的数据包，从而导致数据包比对出现错误。同时，由于验证环境中参考模型是根据待验模块的输入信号执行相应的计算，也可能会出现验证算法计算错误导致后期数据包比对出现不一致的情况。

发明内容

本发明目的是提供了一种基于UVM验证平台的多数据通路的验证方法，解决多个DMA同时触发时数据包发送顺序不一致造成的待验模块输出数据与验证参考模型计算的数据自动比对不一致，导致验证系统灵活性、可靠性较差的问题。

一种基于UVM验证平台的多数据通路的验证方法，包括以下步骤：

1）根据待测模块功能搭建UVM验证平台，并根据待测模块的配置需求设置相关随机化约束条件，如设置各个DMA通路每笔突发所传输的数据大小约束、数据偏移量约束、突发次数等约束条件，用于随机化自动产生符合待测设计要求的配置信息；

2）通过监测模块获取发送的待测数据包及待测模块输出结果；将待测数据包发送至数据解析模块，对数据包的配置信息进行解析，从而获得待测数据传输的DMA id及数据传输方向等信息，同时对每一笔突发传输的第一个数据包的相关配置信息进行存储；

3）将数据解析模块解析的配置信息及待测数据包携带的数据信息发送至参考模型，通过解析配置获得需传输的DMA id信息、地址偏移、数据块偏移、传输数据量，并根据设计规格的要求设计验证算法，根据不同DMAid的地址偏移量及传输数据量等信息，结合数据传输的目的基地址，得到待测模块的目的地址及其对应的数据信息，同时对实际发送数据包的长度及数据大小进行记录，并根据配置信息的DMA id信息将验证的参考结果进行分类存储；

4）将待测模块输出结果与第一个DMA的参考结果进行对比；

如果对比传输数据及地址不一致，则按DMA id顺序依次与其他DMA中的数据及对应地址进行对比，最后一个DMA的对比结果仍为不一致，则DMA的参考结果与待测结果都不一致，则打印数据对比失败信息；