[发明专利]存储器系统及其操作方法

说明书

一种存储器系统包括：存储器装置，包括至少一个顺序区域，该至少一个顺序区域存储与该至少一个顺序区域的连续逻辑地址相对应的数据；顺序缓冲器，被配置成临时存储待存储在至少一个顺序区域中的数据；元数据缓冲器，被配置成存储元数据，该元数据包括写入指针信息和区域状态信息，该写入指针信息指示与至少一个顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，该区域状态信息指示顺序缓冲器是否被分配给至少一个顺序区域；以及存储器控制器，被配置成响应于从主机接收的第一命令并使用元数据来执行将数据存储在至少一个顺序区域中的写入操作。

相关申请的交叉引用

本申请要求于2021年3月18日向韩国知识产权局提交的申请号为10-2021-0035534的韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文。

技术领域

本公开涉及一种电子装置，并且更特别地，涉及一种存储器系统及其操作方法。

背景技术

存储器系统是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储器系统可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以被分类为易失性存储器装置和非易失性存储器装置。

易失性存储器装置是仅在供应电力时存储数据并在切断电力供应时丢失所存储的数据的装置。易失性存储器装置包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

非易失性存储器装置是即使在切断电力之后也不丢失数据的装置。非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器等。

发明内容

本公开的实施例提供了一种管理针对每个顺序区域的日志的存储器系统及其操作方法。

根据本公开的实施例，一种存储器系统包括：存储器装置，包括至少一个顺序区域，该至少一个顺序区域存储从主机提供并与至少一个顺序区域的连续逻辑地址相对应的数据；顺序缓冲器，被配置成临时存储待存储在至少一个顺序区域中的数据；元数据缓冲器(meta buffer)，被配置成存储元数据，该元数据包括写入指针信息和区域状态信息，写入指针信息指示与至少一个顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，区域状态信息指示顺序缓冲器是否被分配给至少一个顺序区域；以及存储器控制器，被配置成响应于从主机接收的第一命令并使用元数据来执行将数据存储在至少一个顺序区域中的写入操作。存储器控制器可以生成日志数据并且响应于第二命令而更新日志数据，日志数据包括与响应于第一命令而执行写入操作的至少一个顺序区域相对应的写入指针信息和区域状态信息，第二命令针对在具有预先存在的日志数据的至少一个顺序区域中的操作。

根据本公开的实施例，一种存储器系统可以包括：存储器装置，包括至少一个顺序区域，至少一个顺序区域存储从主机提供的与至少一个顺序区域的连续逻辑地址相对应的数据；顺序缓冲器，被配置成临时存储待存储在至少一个顺序区域中的数据；元数据缓冲器，被配置成存储第一元数据，该第一元数据包括写入指针信息和区域状态信息，写入指针信息指示与至少一个顺序区域相对应的逻辑地址之中待存储数据的逻辑地址，区域状态信息指示顺序缓冲器是否被分配给至少一个顺序区域；以及存储器控制器，被配置成响应于从主机接收的第一命令并使用第一元数据来执行将数据存储在至少一个顺序区域中的写入操作，生成日志数据，并且在发生突然断电时使用存储器装置中存储的第一元数据和存储器装置中的日志数据来恢复元数据缓冲器中存储的第二元数据，日志数据包括与响应于第一命令而执行写入操作的至少一个顺序区域相对应的写入指针信息和区域状态信息。存储器控制器可以响应于第二命令而更新日志数据，第二命令针对在具有预先存在的日志数据的至少一个顺序区域中的操作。