[发明专利]用于高效多封装件端接的经编码管芯上端接在审
申请号: | 202111305699.9 | 申请日: | 2021-11-05 |
公开(公告)号: | CN114625683A | 公开(公告)日: | 2022-06-14 |
发明(设计)人: | 谢尔顿·G·海姆斯特拉;韦雷什·加拉格 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40;G06F13/42;G06F15/17 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 王小衡 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 高效 封装 端接 编码 管芯 | ||
管芯上端接(ODT)是通过ODT信号线上的串行信号编码而不是简单的二进制启用信号来触发的。ODT电路基于ODT信号编码来应用多个端接阻抗中的一个端接阻抗。ODT启用信号线接收ODT启用信号,作为对选定端接阻抗进行编码的多个串行位,从而使ODT电路应用选定端接阻抗。
技术领域
描述总体上涉及芯片到芯片通信,并且更具体地,描述涉及存储器系统中的管芯上端接。
背景技术
具有高带宽和高转换速度的管芯到管芯通信得益于通信通道上的端接阻抗,以抑制反射并且降低可能增加错误率或关闭通道数据眼的噪声。例如,许多存储器系统具有耦合到控制器的存储器器件或管芯,该控制器控制对存储器器件的访问(例如,读取和写入)。控制器可以在专用集成电路(ASIC)中实现。
传统上,控制器通过引脚向存储器器件提供管芯上端接(on die termination,ODT)信令(signaling),以启用或禁用针对特定存储器器件封装件的端接,该封装件可以包括一个或多个存储器管芯。ODT启用信号传统上控制ODT的开和关时序,这导致针对内部电阻端接(RTT)的相同端接值被用于读取操作和写入操作。其他信号的使用可以控制存储器器件的值,但代价是增加了复杂性并增加了功耗。可以通过设置存储器器件上的配置寄存器来更改ODT端接值,这会消耗通道带宽,如果能在通道上的读取操作和写入操作之间更改端接值,将会带来严重的性能损失。
附图说明
以下描述包括对图的讨论,这些图具有通过实现方式的示例给出的图示。附图应当被以示例的方式理解,而不是以限制性的方式。如本文所使用的,对一个或多个示例的引用应当被理解为描述包括在本发明的至少一个实现方式中的具体特征、结构或特性。本文出现的诸如“在一个示例中”或“在替代示例中”之类的短语提供了本发明的实现方式的示例,并且不一定都指代相同的实现方式。然而,它们也不一定相互排斥。
图1A是可以基于串行编码来应用ODT的存储器件的示例的框图。
图1B是根据图1A的管芯上端接的示例的框图。
图2是针对具有多个多芯片封装件的系统的对ODT应用串行编码的示例的时序图。
图3是对ODT应用串行编码和ODT保持的示例的时序图。
图4是用于对ODT应用经串行编码的信号的进程的示例的流程图。
图5是具有非易失性存储器的存储器子系统的示例的框图,该非易失性存储器具有可以实现可选串行编码的ODT。
图6是具有非易失性存储器的计算系统的示例的框图,该非易失性存储器具有可以实现可选串行编码的ODT。
图7是具有非易失性存储器的移动设备的示例的框图,该非易失性存储器具有可以实现可选串行编码的ODT。
以下是对某些细节和实现方式的描述,包括对图的非限制性描述,这些图可以描绘一些或所有的示例,以及其他潜在的实现方式。
具体实施方式
如本文所述,管芯上端接(ODT)通过ODT信号线上的串行信号编码而不是简单的二进制启用信号来触发。ODT电路基于ODT信号编码来应用多个端接阻抗中的一个端接阻抗。ODT启用信号线接收ODT启用信号作为对选定端接阻抗进行编码的多个串行位,从而使ODT电路应用选定端接阻抗。在一个示例中,到介质的ODT输入信号具有旧有模式以及附加模式,在旧有模式中信号线作为二进制开/关控制信号进行操作,在附加模式中由端接介质设备应用的ODT值将基于在ODT输入信号上接收的编码来确定。在一个示例中,通过配置设置来选择性地启用串行编码的应用。在一个示例中,可以使ODT信号的串行编码的应用向后兼容旧有器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111305699.9/2.html,转载请声明来源钻瓜专利网。