[发明专利]半导体结构的制备方法

说明书

本发明提供了一种半导体结构的制备方法，涉及半导体芯片技术领域，用于增大制备方法的应用范围，降低成本。所述半导体结构的制备方法包括：提供待刻蚀的半导体结构，待刻蚀的半导体结构具有对准标记；在待刻蚀的半导体结构上形成硬掩膜层；采用镭射工艺对硬掩膜层中至少与对准标记对应的部分进行处理，使硬掩膜层中至少与对准标记对应的部分镭射后的透光率，大于或等于预设透光率。其中，预设透光率为在从镭射后的硬掩膜层远离待刻蚀的半导体结构的一侧能够识别对准标记的情况下，硬掩膜层中镭射后的部分的最小透光率。上述半导体结构的制备方法用于实现数据的读取和写入操作。

技术领域

本发明涉及半导体芯片技术领域，尤其涉及一种半导体结构的制备方法。

背景技术

随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。

为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。

发明内容

本发明的实施例提供一种半导体结构的制备方法、三维存储器，用于增大制备方法的应用范围，避免在半导体结构中形成应力，并降低制备成本。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种半导体结构的制备方法。所述半导体结构的制备方法包括：提供待刻蚀的半导体结构，所述待刻蚀的半导体结构具有对准标记；在所述待刻蚀的半导体结构上形成硬掩膜层；采用镭射工艺对所述硬掩膜层中至少与所述对准标记对应的部分进行处理，使所述硬掩膜层中至少与所述对准标记对应的部分镭射后的透光率，大于或等于预设透光率。其中，所述预设透光率为在从镭射后的硬掩膜层远离所述待刻蚀的半导体结构的一侧能够识别所述对准标记的情况下，所述硬掩膜层中镭射后的部分的最小透光率。

本发明的一些实施例所提供的半导体结构的制备方法，在待刻蚀的半导体结构上形成硬掩膜层后，通过采用镭射工艺对硬掩膜层中至少与对准标记对应的部分进行处理，不仅可以增大镭射后的硬掩膜层中与对准标记对应的部分的透光率，实现对对准标记的图像信息的较为精准的获取；还可以确保镭射所产生的应力仅位于硬掩膜层中，避免在待刻蚀的半导体结构中产生应力，避免影响后续制备流程的进行；并且，还可以确保镭射所产生的热量仅位于硬掩膜层，避免待刻蚀的半导体器件受到不良影响，有利于增大本发明提供的半导体结构的制备方法的应用范围。

此外，采用镭射工艺对硬掩膜层中至少与对准标记对应的部分进行处理的过程中，无需对其他的结构进行镭射，相比于相关技术，有利于减少使用的能量，有利于降低成本。

在一些实施例中，所述采用镭射工艺对所述硬掩膜层中至少与所述对准标记对应的部分进行处理，包括：获取所述对准标记在所述待刻蚀的半导体结构中所在的区域信息；根据所述区域信息，采用镭射工艺对所述硬掩膜层中与所述对准标记所在的区域对应的部分进行处理。

在一些实施例中，所述采用镭射工艺对所述硬掩膜层中至少与所述对准标记对应的部分进行处理，包括：采用镭射工艺对所述硬掩膜层的整体进行处理。

在一些实施例中，镭射前所述硬掩膜层的材料包括非晶硅。

在一些实施例中，所述镭射后的硬掩膜层的材料包括具有结晶状态的硅。

在一些实施例中，所述镭射工艺中的镭射能量与所述硬掩膜层的厚度正相关。

在一些实施例中，所述镭射工艺中的镭射能量小于或等于2J/cm²。

在一些实施例中，所述预设透光率大于所述硬掩膜层中至少与所述对准标记对应的部分镭射前的透光率。