[发明专利]一种具有阶梯线路的厚铜电路板及其制作方法在审
申请号: | 202111318284.5 | 申请日: | 2021-11-09 |
公开(公告)号: | CN114286525A | 公开(公告)日: | 2022-04-05 |
发明(设计)人: | 黄丽娟;刘会敏;罗岗;王文剑 | 申请(专利权)人: | 深圳市实锐泰科技有限公司 |
主分类号: | H05K3/06 | 分类号: | H05K3/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518000 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 具有 阶梯 线路 电路板 及其 制作方法 | ||
1.一种具有阶梯线路的厚铜电路板的制作方法,其特征在于,所述制作方法包括:
提供待制作的厚铜层,所述厚铜层包括薄铜区和厚铜区;
对所述厚铜层进行第一次蚀刻工序处理,在所述厚铜区的一侧蚀刻出多个盲孔;
对所述厚铜层进行第二次蚀刻工序处理,在所述厚铜区的盲孔处的背侧蚀刻出多个槽体,所述槽体与所述盲孔连通并一一对应;
对所述厚铜层进行第三次蚀刻工序处理,对所述厚铜层的薄铜区进行减铜;
在所述厚铜层的平整面贴覆盖膜,并对所述厚铜层进行第四次蚀刻工序处理,形成阶梯线路的厚铜层;
对所述阶梯线路的厚铜层的阶梯面贴覆盖膜,形成具有阶梯线路的厚铜电路板。
2.如权利要求1所述的制作方法,其特征在于,所述厚铜层的厚度大于等于175μm。
3.如权利要求2所述的制作方法,其特征在于,所述盲孔的深度为所述厚铜层厚度的1/3-1/4,所述槽体的深度与盲孔的深度之和等于所述厚铜层的厚度。
4.如权利要求3所述的制作方法,其特征在于,所述第一次蚀刻工序、第二次蚀刻工序、第三次蚀刻工序以及第四次蚀刻工序均为采用感光湿膜作为光致抗蚀膜层进行图形转移加工的蚀刻工序。
5.如权利要求4所述的制作方法,其特征在于,所述对所述厚铜层进行第一次蚀刻工序处理,在所述厚铜区的一侧蚀刻出多个盲孔的步骤,包括:
对所述厚铜层的两侧制作第一感光湿膜层;
对制作所述第一感光湿膜层的厚铜层依次进行曝光和显影工序处理,其中,所述显影工序中的显影图形包括厚铜区的第一开窗图形;
对显影后的厚铜层进行第一次蚀刻工序处理,在所述第一开窗图形处蚀刻出多个盲孔。
6.如权利要求5所述的制作方法,其特征在于,所述对所述厚铜层进行第二次蚀刻工序处理,在所述厚铜区的盲孔处的背侧蚀刻出多个槽体,所述槽体与所述盲孔连通并一一对应的步骤,包括:
对所述厚铜层的两侧制作第二感光湿膜层,所述盲孔处填满所述第二感光湿膜;
对制作所述第二感光湿膜层的厚铜层依次进行曝光和显影工序处理,其中,所述显影工序中的显影图形包括厚铜区的第二开窗图形;
对显影后的厚铜层进行第二次蚀刻工序处理,在所述第二开窗图形处蚀刻出多个槽体,多个所述槽体与多个所述盲孔连通并一一对应。
7.如权利要求6所述的制作方法,其特征在于,所述对所述厚铜层进行第三次蚀刻工序处理,对所述厚铜层的薄铜区进行减铜的步骤,包括:
对所述槽体处塞满第三感光湿膜;
对所述厚铜层的两侧制作所述第三感光湿膜层;
对制作所述第三感光湿膜层的厚铜层依次进行曝光和显影工序处理,其中,所述显影工序中的显影图形包括整个薄铜区的线路;
对显影后的厚铜层进行第三次蚀刻工序处理,对所述厚铜层的薄铜区进行减铜。
8.如权利要求3所述的制作方法,其特征在于,所述在所述厚铜层的平整面贴覆盖膜,并对所述厚铜层进行第四次蚀刻工序处理,形成阶梯线路的厚铜层的步骤,包括:
在所述厚铜层的平整面贴覆盖膜;
对贴完覆盖膜的所述厚铜层的两侧制作所述第四感光湿膜层;
对制作所述第四感光湿膜层的厚铜层依次进行曝光和显影工序处理,其中,所述显影工序中的显影图形包括所述阶梯线路;
对显影后的厚铜层进行第四次蚀刻工序处理,形成阶梯线路的厚铜层。
9.如权利要求1所述的制作方法,其特征在于,所述覆盖膜包括膜层和胶层,所述胶层的厚度与所述厚铜层的厚度之比为0.8:1。
10.一种具有阶梯线路的厚铜电路板,其特征在于,所述厚铜电路板由权利要求1-9任一所述的制作方法制成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市实锐泰科技有限公司,未经深圳市实锐泰科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111318284.5/1.html,转载请声明来源钻瓜专利网。