[发明专利]一种校准电路、校准方法、接口和相关设备

权利要求书

1.一种校准电路，其特征在于，包括时钟生成模块、数据采样模块和校准模块；

所述时钟生成模块用于接收第一时钟信号，并根据所述第一时钟信号，获得依次延时的第一采样时钟信号至第N采样时钟信号，N为大于或等于3的自然数；

所述数据采样模块用于接收第一数据信号，根据所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号进行采样，获得第一采样数据信号至第N采样数据信号；其中，任一采样时钟信号用于生成第二时钟信号，与所述采样时钟信号对应的采样数据信号用于生成第二数据信号；

所述校准模块用于获得所述第一采样数据信号至所述第N采样数据信号的比较结果，并判断所述比较结果与初始比较结果是否相同，若不同，根据比较结果输出相应的控制信号至所述时钟生成模块或所述数据采样模块，以通过调节采样时钟信号或采样数据信号的时序，校准所述第二时钟信号和所述第二数据信号的相位关系。

2.根据权利要求1所述的校准电路，其特征在于，还包括串并转换模块；所述串并转换模块与所述时钟生成模块、数据采样模块和校准模块相连；

所述串并转换模块用于对所述第一采样数据信号至所述第N采样数据信号进行串并转换，获得第一输出数据信号至第N输出数据信号，对所述第一采样时钟信号至所述第N采样时钟信号进行分频，获得第一输出时钟信号至第N输出时钟信号；其中，任一输出时钟信号为所述第二时钟信号，与所述输出时钟信号对应的输出数据信号为所述第二数据信号；

所述校准模块还用于对所述第一输出数据信号至第N输出数据信号进行相互比较，来获得所述第一采样数据信号至所述第N采样数据信号的比较结果。

3.根据权利要求1或2所述的校准电路，其特征在于，所述时钟生成模块包括差分放大器和延时电路；

所述差分放大器的输入端接收所述第一时钟信号，所述差分放大器输出放大后的第一时钟信号至所述延时电路；

所述延时电路用于对放大后的第一时钟信号进行延时，以获得所述第一采样时钟信号至所述第N采样时钟信号。

4.根据权利要求1或2所述的校准电路，其特征在于，所述数据采样模块包括M个运算放大器和M个采样单元；所述采样单元包括第一采样器至第N采样器；M为大于或等于1的自然数；

每个所述运算放大器的一个输入端均接收所述第一数据信号，每个所述运算放大器的另一个输入端均接收参考信号，每个所述运算放大器均输出放大后的第一数据信号给一个所述采样单元的第一采样器至第N采样器，以使所述采样单元的第一采样器至第N采样器分别对所述第一数据信号进行采样，获得所述第一采样数据信号至所述第N采样数据信号。

5.根据权利要求4所述的校准电路，其特征在于，M等于2；并且，一个采样单元内的第一采样器至第N采样器为上升沿触发器，另一个采样单元内的第一采样器至第N采样器为下降沿触发器。

6.根据权利要求2所述的校准电路，其特征在于，所述串并转换模块包括第一解串器至第N解串器；

所述第一解串器至所述第N解串器分别对M个所述第一采样数据信号至M个所述第N采样数据信号进行串并转换，获得所述第一输出数据信号至所述第N输出数据信号；M为大于或等于1的自然数；

所述第一解串器至所述第N解串器分别对所述第一采样时钟信号至所述第N采样时钟信号进行分频，获得所述第一输出时钟信号至所述第N输出时钟信号。

7.根据权利要求1所述的校准电路，其特征在于，所述时钟生成模块还用于对所述第一时钟信号进行延时，以获得依次延时第一预设时间的第一采样时钟信号至第N采样时钟信号；

所述第一预设时间用于使所述第一采样时钟信号至所述第N采样时钟信号，对所述第一数据信号同一数据周期内的相同数据进行采样，以使所述初始比较结果为所述第一采样数据信号至所述第N采样数据信号完全相同。