[发明专利]一种时钟切换电路

说明书

本发明涉及时钟切换技术领域,公开了一种时钟切换电路，包括第一时钟输入端、第二时钟输入端、切换信号输入端、控制单元、第一反馈单元、第二反馈单元和时钟选择单元；第一时钟输入端分别与第一反馈单元和时钟选择单元电连接，第二时钟输入端分别与第二反馈单元和时钟选择单元电连接；切换信号输入端与控制单元电连接，需要切换时钟时，第一反馈单元或者第二反馈单元能在时钟信号的当前周期内的两个连续的电平转换时刻停止当前时钟信号的发送和让本发明开始准备发送待切换的时钟信号，需要发送待切换的时钟信号时，以待切换的时钟信号的电平转换时刻作为发送起始点，确保本发明在切换时钟时当前发送时钟信号的完整性，不会有毛刺。

技术领域

本发明涉及时钟切换技术领域，具体涉及一种时钟切换电路。

背景技术

随着集成电路制程的进步，其技术节点已经深入到5-3nm，此时芯片功耗成为影响流片成功的重要因素。目前在设计芯片时都会在芯片中配置多个不同频率的时钟源，这样在实际使用时芯片能根据不同的任务负载而选择相应的时钟源，以此来控制芯片的功耗。

芯片中现有的时钟切换电路常采用多路选择器，在不同频率的时钟源选择适合的时钟。然而如图1所示，使用多路选择器去选择时钟信号会出现当前时钟信号不完整和下个时钟信号出现毛刺的现象，时钟的周期完整性无法得到保证，而这些问题会造成严重的电路功能错误。

发明内容

鉴于背景技术的不足，本发明是提供了一种时钟切换电路，所要解决的技术问题是现有芯片中的时钟切换电路由于采用多路选择器，会出现时钟切换不完整和毛刺的情况，影响芯片的正常使用。

为解决以上技术问题，本发明提供了如下技术方案：一种时钟切换电路，包括第一时钟输入端、第二时钟输入端、切换信号输入端、控制单元、第一反馈单元、第二反馈单元和时钟选择单元；

所述第一时钟输入端分别与所述第一反馈单元和时钟选择单元电连接，所述第二时钟输入端分别与所述第二反馈单元和时钟选择单元电连接；所述切换信号输入端与所述控制单元电连接；

所述控制单元在所述切换信号输入端处的信号由第一状态变为第二状态时向所述第一反馈单元发送第一停止信号；在切换信号输入端处的信号由第一状态变为第二状态后，所述第一反馈单元在所述第一时钟输入端处的时钟信号的第一个电平转换时刻向所述时钟选择单元发送第一时钟停止信号，所述第一反馈单元在所述第一时钟输入端处的时钟信号的第二个电平转换时刻向所述控制单元发送第一启动信号；所述时钟选择单元接收到所述第一时钟停止信号后停止输出时钟信号；所述控制单元接收到所述时第一启动信号后向所述第二反馈单元发送第二启动信号；在所述第二反馈单元接收到所述第二启动信号后，所述第二反馈单元在所述第二时钟输入端处的时钟信号的第一个电平转换时刻向所述时钟选择单元发送时钟二启动信号，所述时钟选择单元接收到所述时钟二启动信号后开始输出第二时钟输入端处的时钟信号；

所述控制单元在所述切换信号输入端处的信号由第二状态变为第一状态时向所述第二反馈单元发送第二停止信号；在切换信号输入端处的信号由第二状态变为第一状态后，所述第二反馈单元在所述第二时钟输入端处的时钟信号的第一个电平转换时刻向所述时钟选择单元发送第二时钟停止信号，所述第二反馈单元在所述第二时钟输入端处的时钟信号的第二个电平转换时刻向所述控制单元发送第三启动信号；所述时钟选择单元接收到所述第二时钟停止信号后停止输出时钟信号；所述控制单元接收到所述第三启动信号后向所述第一反馈单元发送第四启动信号，在所述第一反馈单元接收到所述第四启动信号后，所述第一反馈单元在所述第一时钟输入端处的时钟信号的第一个电平转换时刻向所述时钟选择单元发送时钟一启动信号，所述时钟选择单元接收到所述时钟一启动信号后开始输出第一时钟输入端处的时钟信号。

在某种实施方式中，所述第一状态是低电平状态，所述第二状态是高电平状态。