[发明专利]静电放电保护电路

说明书

一种静电放电(ESD)保护电路，包含多个ESD箝位电路与分流电路。多个ESD箝位电路分别包含多个晶体管。多个晶体管串联耦合在第一电源线和第二电源线之间。分流电路耦合在多个晶体管中的第一晶体管的第一端和控制端，用于在ESD事件期间将第一晶体管的第一端导通至第一晶体管的控制端，以抬升第一晶体管的控制端的电压。在ESD事件期间之外的期间，分流电路绝缘第一晶体管的第一端与控制端。

技术领域

本公开涉及一种保护电路，特别地，涉及一种静电放电保护电路。

背景技术

电子装置在制造、生产、存放、使用等的过程中可能会累积静电，累积的静电电荷通过电子装置中的路径泄流称为静电放电(ESD)事件。ESD事件会对电子装置中的元件造成永久性的破坏，所以现今的晶片中通常包含耦合在电源线与接地线之间的ESD保护电路。在ESD事件期间，ESD保护电路会形成电源线与接地线之间的泄流路径以旁路ESD电流，进而避免ESD电流流入晶片内部而烧毁晶片。

发明内容

本公开提供一种静电放电(ESD)保护电路，其包含多个ESD箝位电路与分流电路。多个ESD箝位电路分别包含多个晶体管。多个晶体管串联耦合在第一电源线和第二电源线之间。分流电路耦合在多个晶体管中的第一晶体管的第一端和控制端，用于在ESD事件期间将第一晶体管的第一端导通至第一晶体管的控制端，以抬升第一晶体管的控制端的电压。在ESD事件期间之外的期间，分流电路绝缘第一晶体管的第一端与控制端。

上述ESD保护电路的优点之一是适用于耐压程度较低的先进制程。

上述ESD保护电路的另一优点是能确保对ESD电流的泄流能力。

附图说明

图1为根据本公开的实施例的静电放电(ESD)保护电路的示意图。

图2为根据本公开的实施例的ESD保护电路的示意图。

图3为根据本公开的实施例的ESD保护电路的示意图。

具体实施方式

以下将配合相关图式来说明本公开的实施例。在图式中，相同的标号表示相同或类似的元件或方法流程。

图1为根据本公开的实施例的静电放电(ESD)保护电路100的示意图。ESD保护电路100耦合在电源线PW1和电源线PW2之间。ESD保护电路100用于在ESD事件发生时在电源线PW1和电源线PW2之间形成短路，以在电源线PW1和电源线PW2之间形成ESD电流之泄流路径。在一些实施例中，电源线PW1、电源线PW2和ESD保护电路100是一晶片(未绘示)的周边电路，电源线PW1和电源线PW2分别用于提供工作电压(例如5V)和接地电压至晶片的内部电路。因此，在ESD事件发生时，ESD保护电路100能保护晶片中耦合在电源线PW1和电源线PW2的电子元件(未绘示)。ESD保护电路100包含多个ESD箝位电路110A～110C、偏压电路120、分流电路130以及偏压电路140，以下首先说明ESD箝位电路110A～110C与偏压电路120的结构与运行。

在结构上，ESD箝位电路110A～110C分别包含晶体管P1、晶体管N1和晶体管N2，其中晶体管P1、晶体管N1和晶体管N2以此顺序串联耦合在电源线PW1和电源线PW2之间。详细而言，晶体管P1的第一端和第二端分别耦合在电源线PW1和节点VN；晶体管N1的第一端和第二端分别耦合在节点VN和晶体管N2的第一端；晶体管N2的第二端则耦合在电源线PW2。

ESD箝位电路110A还包含驱动电路112A。驱动电路112A包含电阻R1与电容C1，其中电阻R1耦合在电源线PW1与晶体管P1的控制端之间，电容C1耦合在晶体管P1的控制端与电源线PW3之间。换言之，驱动电路112A用于根据电源线PW1的电压和电源线PW3的电压控制晶体管P1。