[发明专利]半导体封装结构及其制造方法

说明书

本公开提供的半导体封装结构及其制造方法，通过在第一电子元件上设置凹部，直接将第二电子元件置于凹部中，并且以先芯片(chip first)工艺使第二电子元件直接与第二导电结构连接，无需通过焊球电性连接，进而避免出现无接合(non‑joint)现象。同时，由于凹部提供了第二电子元件的容置空间，进而减少了整个结构的厚度。

技术领域

本公开涉及半导体技术领域，具体涉及半导体封装结构及其制造方法。

背景技术

FOPoP(Fan-Out Package-on-Package，扇出型叠层封装)结构中，由于底部封装结构包含多种材料而出现CTE(Coefficient of Thermal Expansion，热膨胀系数)不匹配，导致底部封装结构产生翘曲，进而导致通过焊球连接的底部封装结构与芯片封装结构的边缘部分出现无接合(non-joint)现象。另外，整个结构的厚度包括底部封装结构、焊球以及芯片的厚度。又另外，若芯片有更多I/O(Input/Output，输入/输出)数量的需求时则需增加重布线层的层数，因此在底部封装结构出现翘曲的情况下再进一步制作多层重布线层，会有较高难度。

发明内容

本公开提供了一种半导体封装结构及其制造方法。

第一方面，本公开提供了一种半导体封装结构，包括：

第一导电结构；

第一电子元件，设于所述第一导电结构上，所述第一电子元件具有凹部；

第二电子元件，设于所述凹部内；

第二导电结构，设于所述第二电子元件上且直接接触所述第二电子元件；

导电柱，位于所述第一电子元件的一侧且电连接所述第二导电结构和所述第一导电结构。

在一些可选的实施方式中，所述第二电子元件的主动面上设有电连接件，所述第二电子元件的主动面朝向所述第二导电结构，所述电连接件与所述第二导电结构接触，所述电连接件的上表面与所述第二导电结构的下表面共面。

在一些可选的实施方式中，所述第一电子元件的背面与所述电连接件的上表面共面。

在一些可选的实施方式中，还包括：

第一模封层，包覆所述第一电子元件和所述导电柱。

在一些可选的实施方式中，还包括：

第二模封层，设于所述凹部内且包覆所述第二电子元件和所述电连接件。

在一些可选的实施方式中，所述第二模封层的上表面与所述电连接件的上表面共面。

在一些可选的实施方式中，所述第一模封层的上表面与所述导电柱的上表面共面。

在一些可选的实施方式中，所述第一模封层的上表面与所述第二模封层的上表面共面。

在一些可选的实施方式中，还包括：

电容器，与所述第一导电结构的底表面接触。

在一些可选的实施方式中，还包括：

第三导电结构，设于凹槽内的所述第二电子元件上。

在一些可选的实施方式中，所述第二电子元件为至少两个。

在一些可选的实施方式中，所述至少两个第二电子元件上下堆叠于所述凹部中。

在一些可选的实施方式中，所述至少两个第二电子元件并排于所述凹部中。

在一些可选的实施方式中，还包括：

底部填充材，填充于所述第一电子元件的底部。