[发明专利]一种基于忆阻器的存储电路及其存储方法

说明书

本发明提出了一种基于忆阻器的存储电路，包括信号输出单元、寻址单元、交叉阵列单元、存储状态读取单元和信号调节单元；所述信号输出单元能够根据存储数据的需求输出相应的写入或读取信号，读写信号由寻址单元控制并输入到交叉阵列单元；交叉阵列单元中的每个存储单元都能进行四值存储，与二值存储单元相比具有更高的存储密度。本发明提出了基于反馈和脉冲宽度调节的存储方法，该方法更具灵活性和包容性，能够使得忆阻器在具有某些缺陷的情况下进行数据存储，采用基于反馈和脉冲宽度调节的方法来进行存储状态的写入以及重写，能够使得数据存储更加精确。

技术领域

本发明涉及非易失性存储领域，特别是涉及一种基于忆阻器的非易失性存储电路以及多值存储方法。

背景技术

忆阻器具有非易失性、纳米级尺寸以及低功耗等特性，忆阻器的这些特性使其在交叉阵列存储结构上进行应用时具有很大的优势，忆阻器的阻值可以被划分为多个层次，因此忆阻器具有实现多值存储功能的潜力。利用忆阻器进行数据存储的难题在于如何设计合理的存储电路结构以及如何对忆阻器进行精准的数据读写操作。

忆阻存储电路中基本存储单元一般由晶体管和忆阻器组成，晶体管具有开关作用，使得被选择的存储单元能够在不影响其他存储单元的情况下进行数据的读写。然而，忆阻器与晶体管在组成材料以及结构上存在差异，这种差异会导致基本存储单元产生兼容性问题，不仅会影响整个存储结构的稳定性，并给外围读写电路的设计带来困难。忆阻存储电路一般采用固定脉冲信号的方法进行数据存储，即对存储电路中每个基本存储单元施加相同的写入或重写信号以达到数据存储的需求，然而实物忆阻器与理想忆阻器相比存在一定的缺陷，利用这种方式对存在缺陷的忆阻器进行数据写入或重写时，往往不能让忆阻器达到正确的存储状态，从而造成存储故障使得下一步工作无法进行。

发明内容

为了解决上述问题，本发明提供了一种基于忆阻器的存储电路及其存储方法，本发明提出的存储电路其基本存储单元完全由相同的忆阻器组成，缓解了由于器件差异带来的兼容性问题；本发明提出了基于反馈和脉冲宽度调节的存储方法，该方法更具灵活性和包容性，能够使得忆阻器在具有某些缺陷的情况下进行数据存储。

一种基于忆阻器的存储电路，其特征在于，包括信号输出单元、寻址单元、交叉阵列单元、存储状态读取单元和信号调节单元；所述信号输出单元能够根据存储数据的需求输出相应的写入或读取信号，读写信号由寻址单元控制并输入到交叉阵列单元；所述交叉阵列单元由基本存储电路单元组成，每个基本存储电路单元包括忆阻逻辑开关以及用来存储数据的忆阻器，忆阻逻辑开关的输入端口共有四个，分别是正电压端、正电压控制端、负电压端以及负电压控制端；在交叉阵列单元中，第N列基本存储单元的正电压端相接，并接入寻址单元的第N列正电压信号输出端，第N列基本存储单元的负电压端相接，并接入寻址单元的第N列负电压信号输出端，第N行基本存储单元的正电压控制端相接，并接入寻址单元的第N行正电压控制信号输出端，第N行基本存储单元的负电压控制端相接，并接入寻址单元的第N行负电压控制信号输出端，N是正整数，N＝1,2,3,……；所述存储状态读取单元由电流控制电压源、电压比较器以及电阻组成，电流控制电压源的电流控制端接交叉阵列中每个存储数据的忆阻器的负极，电压输出负极接地，电压输出正极分别通过电阻R2、R5、R8以及R11接电压比较器VC₁、VC₂、VC₃以及VC₄的同相输入端，电压比较器VC₁、VC₂、VC₃以及VC₄的反相输入端分别通过电阻R3、R6、R9、以及R12接电压Uref3、Uref4、Uref5以及Uref6，四个电压比较器的同相电源端接Uref1，反相电源端接电压Uref2，电压比较器的输出端分别通过电阻R1、R4、R7、以及R10接电压Uref1。