[发明专利]半导体器件和包括该半导体器件的数据存储系统

权利要求书

1.一种半导体器件，包括：

第一结构，包括外围电路；以及

第二结构，设置在所述第一结构上并且接合到所述第一结构，

其中，所述第二结构包括：

图案结构；

上绝缘层，设置在所述图案结构上；

堆叠结构，设置在所述第一结构与所述图案结构之间，并且包括在水平方向上彼此间隔开的第一堆叠部和第二堆叠部，所述第一堆叠部和所述第二堆叠部分别包括在竖直方向上交替堆叠的水平导电层和层间绝缘层；

分离结构，穿透所述堆叠结构并且使所述堆叠结构分离；

存储器竖直结构，穿透所述堆叠结构的所述第一堆叠部；以及

接触结构，穿透所述堆叠结构的所述第二堆叠部、所述图案结构和所述上绝缘层，以及

其中，所述接触结构包括：下接触插塞，至少穿透所述堆叠结构的所述第二堆叠部；以及上接触插塞，与所述下接触插塞接触并且向上延伸以穿透所述图案结构和所述上绝缘层。

2.根据权利要求1所述的半导体器件，其中，所述上接触插塞与所述下接触插塞的上表面和所述下接触插塞的邻近所述下接触插塞的上表面的侧表面接触。

3.根据权利要求2所述的半导体器件，

其中，所述下接触插塞还包括从穿透所述堆叠结构的所述第二堆叠部的部分延伸进所述图案结构的部分，以及

其中，所述下接触插塞的上表面设置在所述图案结构的下表面与所述图案结构的上表面之间的高度水平处。

4.根据权利要求3所述的半导体器件，其中，所述下接触插塞的上表面与所述图案结构的下表面之间的高度差小于所述下接触插塞的上表面与所述图案结构的上表面之间的高度差。

5.根据权利要求1所述的半导体器件，

其中，所述接触结构还包括覆盖所述下接触插塞的侧表面的绝缘下间隔物、以及覆盖所述上接触插塞的侧表面的绝缘上间隔物，

其中，所述绝缘上间隔物在所述水平方向上的厚度大于所述绝缘下间隔物在所述水平方向上的厚度。

6.根据权利要求1所述的半导体器件，

其中，所述接触结构还包括覆盖所述下接触插塞的侧表面的绝缘下间隔物，

其中，所述分离结构中的每一个包括导电的分离图案和覆盖所述分离图案的侧表面的绝缘分离间隔物，

其中，所述下接触插塞包括第一衬层和第一柱图案，

其中，所述分离图案包括由与所述第一衬层的材料相同的材料形成的第二衬层、以及由与所述第一柱图案的材料相同的材料形成的第二柱图案，

其中，所述第一衬层至少覆盖所述第一柱图案的侧表面，以及

其中，所述第二衬层覆盖所述第二柱图案的侧表面和所述第二柱图案的上表面。

7.根据权利要求6所述的半导体器件，

其中，所述第一衬层包括介于所述第一柱图案与所述上接触插塞之间的部分，以及

其中，所述第一柱图案与所述上接触插塞间隔开。

8.根据权利要求6所述的半导体器件，其中，所述第一柱图案与所述上接触插塞接触。

9.根据权利要求1所述的半导体器件，

其中，所述第一结构包括第一接合焊盘，

其中，所述第二结构还包括：

栅极接触插塞，设置在所述堆叠结构下方，并且电连接到所述第一堆叠部的所述水平导电层的字线和选择栅电极；

位线，设置在所述存储器竖直结构与所述第一结构之间，并且电连接到所述存储器竖直结构；

栅极互连部，设置在所述栅极接触插塞与所述第一结构之间，并且电连接到所述栅极接触插塞；

接触互连部，设置在所述接触结构与所述第一结构之间，并且电连接到所述下接触插塞；

第二接合焊盘，与所述第一接合焊盘接触并且接合到所述第一接合焊盘；以及

互连结构，将所述第二接合焊盘与所述位线、所述栅极互连部和所述接触互连部电连接，以及

其中，所述图案结构包括硅层。