[发明专利]一种自动生成DDR最佳效率配置参数的测试装置及方法

说明书

本发明涉及测试技术领域，尤其涉及一种自动生成DDR最佳效率配置参数的测试装置，包括总线激励发生器、总线监测分析逻辑器、效率分析逻辑器和地址映射配置逻辑器和DDR逻辑器，总线激励发生器用于产生对DDR逻辑器的访问激励，总线监测分析逻辑器实时监测总线激励发生器对DDR逻辑器的读写行为并输出相关监测数据，效率分析逻辑器收集总线监测分析逻辑器产生的数据并计算效率情况然后输出相关数据，地址映射配置逻辑器收集效率分析逻辑器产生的数据进行分析并决定是否调整配置参数重新启动测试。本发明根据测试结果自动调整DDR地址映射配置参数，直至输出DDR最佳效率配置参数，可以避免DDR上下游测试人员之间的信息交流误差。

技术领域

本发明涉及测试技术领域，尤其涉及一种自动生成DDR最佳效率配置参数的测试装置及方法。

背景技术

DDR的效率问题是影响芯片性能的核心因素之一，DDR的效率与其工作频率、颗粒型号、容量、软件参数配置、系统架构以及使用场景等多方面因素都有关系。在硬件确定的情况下，对DDR效率影响最大的因素莫过于DDR本身的软件配置参数，对于同一个DDR，采用不合适的软件配置可能造成很大的性能下降，达不到预期指标。在DDR的所有软件配置参数中，影响其性能的一个关键配置是地址映射的配置，所谓地址映射是指上游master对DDR访问时发出的总线地址会由DDR控制器根据一定的规则转换为DDR颗粒的存储地址，这个存储地址由列(Column)，行(Row)和页(Bank)三个维度组成，这里Column和Row类似一张表格的列和行，Bank类似表格的页，DDR的Bank是逻辑Bank(Logical Bank，简称L-Bank)，目前大部分DDR芯片都是4个L-Bank设计。如果需要访问DDR，那么寻址流程为先指定L-Bank地址，再指定Row地址，然后指定Column地址。在实际工作中，L-Bank地址与对应的Row地址是同时发出的，此时这个命令称之为“行有效”或“行激活”(Row Active)，在此之后，将发送列寻址命令与具体的操作命令(是读还是写)，这两个命令也是同时发出的，所以一般会以“读/写命令”来表示列寻址。根据DDR协议规定，从“行有效”到“读/写命令”发出之间的间隔被定义为tRCD，即RAS to CAS Delay(RAS至CAS延迟，RAS即行地址选通脉冲，CAS即列地址选通脉冲)。对于读操作，列地址被选中后，将会触发数据传输，但从存储单元中输出到真正出现在内存颗粒I/O接口之间还需要一定时间，这段时间称之为CL(CAS Latency，列地址脉冲选通潜伏期)，CL只针对读操作，写入是没有潜伏期的。此外，如果相邻两次操作，需要打开不同的行(Row)，根据DDR的设计原理，需要先关闭现有的工作行，再打开新的工作行，这个时间间隔称之为tRP(Row Precharge command Period,行预充电有效周期)。由以上描述可知，tRCD、CL和tRP三个参数对DDR性能影响至关重要。以DDR最主要的操作——读操作为例进行分析，当对某一地址进行读取时，主要有以下三种情况：1)要寻址的Row和L-Bank是空闲的，此时可直接发送行有效命令，数据读取前的总耗时为tRCD+CL，这种情况称之为页命中(PH，Page Hit)；2)要寻址的行正好是现有工作行，此时可直接发送列寻址命令，数据读取前总耗时仅为CL，即所谓的背靠背(Back to Back)寻址，这种情况称之为页快速命中(PFH，PageFast Hit)；3)要寻址的行所在的L-Bank中已经有一个行处于活动状态，这种现象被称作寻址冲突，此时必须要进行预充电关闭工作行，再对新行发送行有效命令，总耗时为tRP+tRCD+CL，这种情况称这为页错失(PM，Page Miss)。由以上分析可知，页快速命中(PFH)的情况越多，访问DDR耗时越短效率越高，而页错失(PM)的情况越多，访问DDR耗时越长效率也越差。以上三种访问情况的分布与master发出的地址分布是密切相关的，如果映射之后产生的[bank,row,column]地址连续性较好，PFH访问所占比例较大，那么DDR的效率表现将会比较好，反之则比较差。可以尝试通过调整地址映射配置，使得发生PM的概率降低，PFH和PH的概率提高，从而使DDR的访问效率提高。