[发明专利]一种基于STDP学习规则的低功耗非对称性可调突触电路

权利要求书

1.一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述突触电路包括上下结构对称的两部分电路，即上半部分电路和下半部分电路，上下两部分电路均包括：控制开关、信号变化电路以及权重更新电路，控制开关用于接收连接突触电路的神经元电路输出的脉冲信号，信号变化电路用于将接收的脉冲信号转换成呈指数变化的模拟信号，权重更新电路用于在脉冲信号到来时将经信号变化电路转换后的电压信号转换成电流信号对电容C3进行充放电，从而将突触接收的突触后神经元与突触前神经元发射的脉冲时间差转换成突触权重的变化，其中上半部分电路的信号变化电路为信号衰减电路，下半部分电路的信号变化电路为信号增加电路，其中所述上半部分电路的信号衰减电路的输入端与PMOS管M1的漏极相连接，信号衰减电路与权重更新电路通过控制开关相连接；其中所述下半部分电路的信号增加电路的输入端与PMOS管M8相连接，信号增加电路与权重更新电路通过控制开关相连接；所述权重更新电路通过对电容C3进行充放电改变电容C3上存储的电荷，从而改变突触权重电压值。

2.根据权利要求1所述的一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述上半部分电路包括：控制开关PMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电容C1；其中PMOS管M1的源极连接外部偏置电压V_AP，漏极连接到NMOS管M2的漏极，栅极与突触前神经元发射的脉冲pre信号的反信号相连，NMOS管M2的栅极与外部偏置信号V_leakp相连，NMOS管M2的源极与外部地线GND相连，电容C1的一端与外部地线GND相连，电容C1的另一端分别与PMOS管M1、NMOS管M2的漏极、控制开关的一端相连，控制开关的另一端与NMOS管M3的漏极相连，NMOS管M3的栅极与外部控制信号post的相反信号相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的漏极与NMOS管M4的栅极相连，NMOS管M4的漏极分别与PMOS管M5的漏极、PMOS管M5的栅极、PMOS管M6的栅极相连，NMOS管M4的源极与外部地线GND相连，PMOS管M5的源极和PMOS管M6的源极与外部电源VDD相连，PMOS管M6的漏极与PMOS管M7的源极相连。

3.根据权利要求2所述的一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述上半部分电路中控制开关由外部信号post控制、PMOS管M1充当开关由外部信号pre的相反信号控制、NMOS管M3和PMOS管M7也充当开关由外部信号post的相反信号控制，所述下半部分电路中控制开关由外部信号pre控制、NMOS管M9充当开关由外部信号post控制，PMOS管M10和PMOS管M14也充当开关由外部脉冲信号pre控制；其中外部信号pre是突触前神经元输出的脉冲信号，外部信号post是突触后神经元输出的脉冲信号。

4.根据权利要求2或3所述的一种基于STDP学习规则的低功耗非对称性可调突触电路，其特征在于，所述上半部分电路的信号衰减电路由NMOS管M2和电容C1构成，当外部脉冲信号pre到来，PMOS管M1导通，电容C1充电至V_AP，随着外部脉冲信号pre结束，电容C1通过NMOS管M2放电，电容C1两端电压呈指数性衰减；控制开关用于将电容C1两端衰减至外部脉冲信号post到来时的电压传输给NMOS管M4；NMOS管M4与由PMOS管M5和PMOS管M6组成的电流镜电路构成权重更新电路，用于将通过控制开关传输的电压信号转换成电流信号，并通过由PMOS管M7充当的开关传输给电容C3，对电容C3进行充电，以此实现当突触后脉冲信号post比突触前脉冲信号pre后到达突触电路时，突触权重增加的特性；NMOS管M3由外部脉冲信号post的相反信号控制，当没有外部脉冲信号post输入时，NMOS管M3将NMOS管M4的栅极电压拉低至GND，以避免没有信号控制时电路中存在的静态功耗。