[发明专利]二阶时滞自抗扰控制系统、方法及相关装置

权利要求书

1.一种二阶时滞自抗扰控制系统，其特征在于，包括：第一混合运算器、第一带宽运算器、第二混合运算器、第二带宽运算器、第三混合运算器、第一控制增益运算器、第二控制增益运算器、增益预估型模块、以及预先建立的线性观测器；其中，

所述第一混合运算器的第一输入端接收系统输入值、所述第一混合运算器的输出端与所述第一带宽运算器的输入端相连，所述第一带宽运算器的输出端与所述第二混合运算器的第一输入端相连，所述第二混合运算器的输出端与所述第一控制增益运算器的输入端相连，所述第一控制增益运算器的输出端分别与所述第二控制增益运算器的输入端和所述增益预估型模块的输入端相连，所述第二控制增益运算器的输出端与所述线性观测器的第一输入端相连，所述增益预估型模块的第一输出端与所述线性观测器的第二输入端相连，所述线性观测器的第一输出端与所述第一混合运算器的第二输入端相连，所述线性观测器的第二输出端与所述第二带宽运算器的输入端相连，所述第二带宽运算器的输出端与所述第二混合运算器的第二输入端相连，所述线性观测器的第三输出端与所述第三混合运算器的第二输入端相连，增益预估型模块的第二输出端输出调控结果。

2.根据权利要求1所述的二阶时滞自抗扰控制系统，其特征在于，

所述增益预估型模块包括：第四混合运算器、第一传递函数运算器、第一滞后函数运算器、第二传递函数运算器、第二滞后函数运算器、除法运算器、以及乘法运算器；其中，

所述第四混合运算器的第一输入端和所述第二传递函数运算器的输入端与所述第一控制增益运算器的输出端相连，所述第四混合运算器的第二输入端接收扰动值，所述第四混合运算器的输出端与所述第一传递函数运算器的输入端相连，所述第一传递函数运算器的输出端与所述第一滞后函数运算器的输入端相连，所述第二传递函数运算器的第一输出端与所述第二滞后函数运算器的输入端相连，所述第二滞后函数运算器的输出端与所述除法运算器的第一输入端相连，所述第一滞后函数运算器的第一输出端与所述除法运算器的第二输入端相连，所述除法运算器的输出端与所述乘法运算器的第一输入端相连，所述第二传递函数运算器的第二输出端与所述乘法运算器的第二输入端相连，所述乘法运算器的输出端与所述线性观测器的第二输入端相连，所述第一滞后函数运算器的第二输出端输出所述调控结果。

3.一种二阶时滞自抗扰控制方法，其特征在于，所述方法应用于如权利要求1-2任意一项所述的二阶时滞自抗扰控制系统，所述方法包括：

获取目标工程的控制系统输出值；

将所述目标工程的控制系统输出值输入所述二阶时滞自抗扰控制系统输出所述控制系统的输出值对应的调控结果。

4.根据权利要求3所述的二阶时滞自抗扰控制方法，其特征在于，所述增益预估型模块中的第四混合运算器、第一传递函数运算器、第一滞后函数运算器之间满足如下所示的运算规则：

；

其中，表示所述第一带宽运算器的输出值，表示所述第四混合运算器的第二输入端接收的扰动值，表示所述第一传递函数运算器，表示所述第一滞后函数运算器，表示所述第一滞后函数运算器的第一输出端的输出值。

5.根据权利要求4所述的二阶时滞自抗扰控制方法，其特征在于，所述增益预估型模块中的第二传递函数运算器和第二滞后函数运算器之间满足如下所示的运算规则：

；

其中，表示所述第二滞后函数运算器的输出端的输出值，表示所述第一带宽运算器的输出值，表示所述第二传递函数运算器。

6.根据权利要求3所述的二阶时滞自抗扰控制方法，其特征在于，所述增益预估型模块中的除法运算器和乘法运算器之间满足如下所示的运算规则：

；

其中，表示所述乘法运算器的输出端的输出值，B表示表示所述除法运算器的第一输入端的输入值，A表示所述除法运算器的第二输入端的输入值，表示所述乘法运算器的第二输入端的输入值。