[发明专利]一种基于FPGA的低功耗多载波射频信号发生方法

说明书

本发明公开了一种基于FPGA的低功耗多载波射频信号发生方法，首先利用FPGA直接数字频率合成IP核产生数字信号数据流，合成各载波的数字信号数据流，并放入RAM中。然后，利用多相输出原理将RAM中的数据读出并拆分为多相的形式；最后利用FPGA自带的高速传输原语完成数据转换，并通过高速时钟拍到高速数模转换器输入端并实现射频信号的数模转换。本发明充分利用FPGA数据转换原理并结合数据多相输出原理减少了FPGA内部DSP资源的消耗，降低了FPGA的资源占用，在多载波输出、多目标干扰等领域有广阔应用前景。

技术领域

本发明属于数字信号处理的技术领域，具体涉及一种基于FPGA的低功耗多载波射频信号发生方法。

背景技术

AD9129作为高性能RF数模转换器，支持最高达5.7GPGS更新速率的射频信号输出，在雷达，干扰发射器、点对点仪器仪表等方面有广泛应用。传统的基于FPGA的AD9129应用基于多相处理的方法，对FPGA内部DSP资源及时序均有较高要求，特别是需要实现多载波输出功能时该方法需耗费较多FPGA内部资源，导致产品功耗及成本增加，开发难度增大。

发明内容

本发明的目的在于提供一种基于FPGA的低功耗多载波射频信号发生方法，旨在解决上述问题。

本发明主要通过以下技术方案实现：

一种基于FPGA的低功耗多载波射频信号发生方法，包括以下步骤：

步骤S100：利用FPGA直接数字频率合成IP核产生数字信号数据流，合成各载波的数字信号数据流，并放入RAM中；

步骤S200：利用多相输出原理将RAM中的数据读出并拆分为多相的形式；

步骤S300：利用FPGA自带的高速传输原语完成数据转换，并通过高速时钟拍到高速数模转换器输入端并实现射频信号的数模转换。

为了更好地实现本发明，进一步地，所述步骤S100中，FPGA直接数字频率合成IP核的数量由载波数量决定，且FPGA直接数字频率合成IP核的工作时钟为高速数模转换器采样速率的1/10。

为了更好地实现本发明，进一步地，所述RAM深度设置为高速数模转换器采样速率的整数倍。

为了更好地实现本发明，进一步地，所述步骤S200中，将输出数据拆分为16相，则RAM的读数据宽度为写数据宽度的16倍，同时读数据时钟为规定的高速数模转换器采样速率的1/16。

为了更好地实现本发明，进一步地，所述步骤S300中，FPGA自带的高速传输原语为ODDR或OSERDESE。所述的高速传输原语选择应满足所选数模转换器的相关接口时序实现数据的正确转换。

为了更好地实现本发明，进一步地，所述步骤S300中，在数据输出到高速数模转换器接口时，需按照高速数模转换器接口时序，选择相应的原语，完成输出传输。

本发明选用最高采样率为5.7GPS的高速数模转换器AD9129作为信号发射端，通过搭建一种新的软件接口在FPGA资源消耗率较低的情况下实现射频数字信号到模拟信号的正确转换。本发明充分利用FPGA数据转换原理并结合数据多相输出原理减少了FPGA内部DSP资源的消耗，降低了FPGA的资源占用，在多载波输出、多目标干扰等领域有广阔应用前景。

本发明的有益效果：

（1）本发明充分利用FPGA数据转换原理并结合数据多相输出原理减少了FPGA内部DSP资源的消耗，降低了FPGA的资源占用，在多载波输出、多目标干扰等领域有广阔应用前景；

（2）将RAM深度为AD9129采样速率的整数倍，可以保证数据的连续性，具有较好的实用性；