[发明专利]一种基于可配置无线视频处理器的传输系统

权利要求书

1.一种基于可配置无线视频处理器的传输系统，其特征在于，该系统包括：

数字信号处理器：用以进行可编程的运算和数据调度；

专用硬件加速器单元：包括多个专用硬件加速器模块，通过总线拓展方式或数据存储拓展方式与数字信号处理器连接；

DMA单元：用以实现数字信号处理器和专用硬件加速器模块的数据调度和数据传输；

可配置及控制单元：用以将无线视频处理器实时配置成无线视频发送端或无线视频接收端；

硬件加速器衔接单元：用以实现专用硬件加速器单元和数字信号处理器之间的通信；

所述的总线拓展方式具体为：

拓展数字信号处理器原有的总线，在空闲的Slave端口设置硬件加速器衔接模块，硬件加速器衔接模块与对应的专用硬件加速器模块连接，通过DMA单元实现专用硬件加速器模块与数字信号处理器之间的通信，通过硬件加速器衔接单元缓存专用硬件加速器模块传输的数据和数字信号处理器传输的数据，基于专用硬件加速器模块和数字信号处理器之间的数据格式的不同以及DMA单元相关的控制逻辑，衔接并隔离数字信号处理器与专用硬件加速器模块，硬件加速器衔接单元隐藏了专用硬件加速器模块的执行，即数字信号处理器采用数字信号处理器的指令集中的指令对硬件加速器衔接单元进行读写和访问，进而间接对专用硬件加速器模块进行访问，拓展数字信号处理器原有的总线对专用硬件加速器模块进行挂载，不会破坏数字信号处理器原有的指令集，且不需要修改数字信号处理器原有的工具链；

所述的数据存储拓展方式具体为：

数字信号处理器采用数据与指令分开存储的哈佛结构，直接读写数据存储器和指令存储器或通过DMA单元读写数据存储器和指令存储器，数据与指令访存操作的分离提高了数据和指令访存效率，通过增加数据存储器访问的有效地址空间，设定针对专用硬件加速器模块操作的特殊地址空间，数字处理器直接读写和控制对应的专用硬件加速器模块，即复数矩阵乘法硬件加速器模块，通过复数矩阵乘法硬件加速器模块对无线视频接收端中大量不连续的复数矩阵进行乘法计算，在数据存储器中增设复数矩阵乘法硬件加速器模块的源数据存储器、结果数据存储器和读写控制逻辑，以实现复数矩阵乘法硬件加速器模块的挂载和隔离，避免完全采用数字信号处理器指令执行消耗大量运行周期。

2.根据权利要求1所述的一种基于可配置无线视频处理器的传输系统，其特征在于，该系统还包括外设拓展单元，所述的外设拓展单元包括HDMI模块和双路射频模块，所述的HDMI模块用以对无线视频数据进行采集和显示，所述的双路射频模块用以接收和传输无线视频数据。

3.根据权利要求2所述的一种基于可配置无线视频处理器的传输系统，其特征在于，所述的可配置及控制单元根据从可配置无线视频处理器外部输入的配置接口信号控制不同的专用硬件加速器模块为运行状态或关闭状态，进而将可配置无线视频处理器设定为无线视频发送端或无线视频接收端，即可配置及控制单元输出Valid信号，用以决定处理器内核和专用硬件加速器单元的运行时钟是否有效，输出的Valid信号和可配置无线视频处理器的快时钟信号f_clk通过与门后，生成各个专用硬件加速器模块对应的运行时钟信号，以实现可配置及控制单元对各个专用硬件加速器模块是否运行进行控制，具体为：

若Valid信号有效，则选定的专用硬件加速器模块的运行时钟信号有效，专用硬件加速器模块正常运行；

若Valid信号无效，则选定的专用硬件加速器模块的运行时钟信号无效，专用硬件加速器模块中所有的时序逻辑不能运行，即该专用硬件加速器模块关闭；

若关闭系统时钟，则可配置无线视频处理器装置进入休眠模式。