[发明专利]半导体超结功率器件

说明书

本发明实施例提供的一种半导体超结功率器件，包括：n型漏区；位于所述n型漏区之上的n型漂移区；若干个宽度相同的p型柱，相邻的两个所述p型柱之间的间距相同；所述p型柱顶部设有第一p型体区，所述第一p型体区的宽度相同，所述第一p型体区内设有第一n型源区；介于相邻两个所述第一p型体区之间的两个栅沟槽，所述栅沟槽内设有栅介质层和栅极；所述栅沟槽设有至少两种不同的宽度，使得相邻两个所述第一p型体区之间的两个所述栅沟槽之间的间距具有至少两种不同的间距值。本发明可以调节半导体超结功率器件的栅漏电容的变化曲线，并降低导通电阻。

技术领域

本发明属于半导体功率器件技术领域，特别是涉及一种半导体超结功率器件。

背景技术

半导体超结功率器件是基于电荷平衡技术，可以降低导通电阻和寄生电容，使得半导体超结功率器件具有极快的开关特性，可以降低开关损耗，实现更高的功率转换效率。半导体超结功率器件在开启和关断过程中，米勒电容(Crss)及其所对应的栅漏电容(Cgd)对半导体超结功率器件的开关过程起到重要的作用。公知的半导体超结功率器件在开启和关断时，栅漏电容(Cgd)会发生突变，这使得半导体超结功率器件的电学性能也发生突变。

发明内容

有鉴于此，本发明的目的是提供一种可以调节栅漏电容的变化曲线的半导体超结功率器件，以解决现有技术中的半导体超结功率器件的栅漏电容突变问题。

本发明实施例提供的一种半导体超结功率器件，包括：

n型漏区；

位于所述n型漏区之上的n型漂移区；

若干个宽度相同的p型柱，相邻的两个所述p型柱之间的间距相同；

所述p型柱顶部设有第一p型体区，所述第一p型体区的宽度相同，所述第一p型体区内设有第一n型源区；

介于相邻两个所述第一p型体区之间的两个栅沟槽，所述栅沟槽内设有栅介质层和栅极；

所述栅沟槽设有至少两种不同的宽度，使得相邻两个所述第一p型体区之间的两个所述栅沟槽之间的间距设有至少两种不同的间距值。

可选的，还包括介于相邻两个所述第一p型体区之间的两个所述栅沟槽之间的第二p型体区，所述第二p型体区内设有第二n型源区，所述第二p型体区的宽度设有至少两种不同的宽度值。

可选的，所述栅沟槽底部处的栅介质层的厚度大于所述栅沟槽侧壁处的栅介质层的厚度。

本发明实施例的半导体超结功率器件在相邻的第一p型体区之间采用双沟槽栅极结构，通过调节栅沟槽的宽度和相邻的栅沟槽之间的间距来调节栅漏电容的变化曲线，同时，还可以通过增加电流沟道数量来降低半导体超结功率器件的导通电阻。

附图说明

为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。

图1是本发明提供的半导体超结功率器件的第一个实施例的剖面结构示意图；

图2是本发明提供的半导体超结功率器件的第二个实施例的剖面结构示意图。

具体实施方式

以下将结合本发明实施例中的附图，通过具体方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。同时，为清楚地说明本发明的具体实施方式，说明书附图中所列图形大小并不代表实际尺寸，说明书附图是示意性的，不应限定本发明的范围。

图1是本发明提供的半导体超结功率器件的第一个实施例的剖面结构示意图，如图1所示，本发明实施例提供的一种半导体超结功率器件，包括n型漏区20，n型漏区20可以通过金属层外接漏极电压。位于n型漏区20之上的n型漂移区21。