[发明专利]时钟重整电路模块、信号传输系统及信号传输方法

权利要求书

1.一种时钟重整电路模块，其特征在于，适于执行上游装置与下游装置之间的信号传输，所述时钟重整电路模块包括：

路径控制电路；以及

多路径信号传输电路，连接至所述路径控制电路，

其中所述多路径信号传输电路包括多个并列信号传输路径，

所述路径控制电路用以在所述上游装置与所述下游装置执行交握操作的期间，控制所述多路径信号传输电路基于所述多个并列信号传输路径中的第一并列信号传输路径执行所述上游装置与所述下游装置之间的所述信号传输，并且

在所述交握操作结束后，所述路径控制电路更用以控制所述多路径信号传输电路基于所述多个并列信号传输路径中的第二并列信号传输路径执行所述上游装置与所述下游装置之间的所述信号传输。

2.根据权利要求1所述的时钟重整电路模块，其中所述交握操作用以设定所述上游装置与所述下游装置的至少其中之一的均衡器的参数。

3.根据权利要求1所述的时钟重整电路模块，其中所述第一并列信号传输路径的信号延迟高于所述第二并列信号传输路径的信号延迟。

4.根据权利要求1所述的时钟重整电路模块，其中所述第一并列信号传输路径包含多个第一平行信号通道，所述第二并列信号传输路径包含多个第二平行信号通道，且所述多个第一平行信号通道的总数不同于所述多个第二平行信号通道的总数。

5.根据权利要求1所述的时钟重整电路模块，其中经由所述第一并列信号传输路径传输的信号的频率不同于经由所述第二并列信号传输路径传输的信号的频率。

6.根据权利要求1所述的时钟重整电路模块，其中所述路径控制电路更用以检测所述上游装置与所述下游装置之间执行的所述交握操作的开始与结束。

7.根据权利要求1所述的时钟重整电路模块，其中所述时钟重整电路模块更包括：

信号接收电路，连接至所述多路径信号传输电路；以及

信号输出电路，连接至所述多路径信号传输电路，

其中所述信号接收电路用以接收第一信号并输出第二信号，

所述路径控制电路更用以导通所述多个并列信号传输路径的其中之一作为目标并列信号传输路径，

所述多路径信号传输电路更用以基于所述目标并列信号传输路径从所述信号接收电路接收所述第二信号并输出第三信号，

所述信号输出电路更用以从所述多路径信号传输电路接收所述第三信号并输出第四信号。

8.根据权利要求7所述的时钟重整电路模块，其中所述第二信号的频率低于所述第一信号的频率，且所述第四信号的频率高于所述第三信号的频率。

9.根据权利要求7所述的时钟重整电路模块，其中在所述上游装置与所述下游装置执行所述交握操作的期间，所述路径控制电路导通所述第一并列信号传输路径作为所述目标并列信号传输路径，并且

在所述交握操作结束后，所述路径控制电路更用以切换为导通所述第二并列信号传输路径作为所述目标并列信号传输路径。

10.根据权利要求7所述的时钟重整电路模块，其中所述信号接收电路包括：

时钟与数据回复电路；以及

序列转并列电路，

其中所述序列转并列电路的输入端连接至所述时钟与数据回复电路的输出端，

所述序列转并列电路的输出端连接至所述第一并列信号传输路径的输入端与所述第二并列信号传输路径的输入端，

所述时钟与数据回复电路的输入端用以接收所述第一信号，并且

所述序列转并列电路的所述输出端用以输出所述第二信号。