[发明专利]栅底电荷平衡改善的碳化硅MOSFET器件及制造方法

说明书

本发明涉及一种栅底电荷平衡改善的碳化硅MOSFET器件及其制造方法，器件包括:具有电荷平衡柱的外延片结构、嵌埋式栅极结构、位于顶层的源极结构及位于底层的漏极结构,外延片结构的碳化硅外延层上形成有挖槽后的沟道顺从层。利用位于栅极结构两侧的接触沟槽,源极结构与外延片结构形成非平面的欧姆接触。利用位于栅极沟槽与接触沟槽下方的电荷平衡柱且基本由预置叠层阱所构成,以避免电荷平衡柱穿透到外延片结构的碳化硅衬底。本发明具有规范栅底电荷平衡结的底部深度与外形受到比较好的截面柱形的效果,以解决在沟道顺从层的设置基础上导致电荷平衡结不能调整注入浓度与无法形成结侧柱形与结底深度随沟槽深度变化的电性能不稳定缺陷。

技术领域

本发明涉及碳化硅MOSFET器件的技术领域，尤其是涉及一种栅底电荷平衡改善的碳化硅MOSFET器件及制造方法。

背景技术

在碳化硅第三代半导体器件的现有技术中，在断开下禁带宽度超过2．0eV，具有较高的临界击穿电场能力、较高的热导率和更饱和的电子迁移率的优点，适合于制造大功率、高温、高频和抗辐射的半导体器件，碳化硅半导体器件的栅极常见是平面的，沟道路径是横向的；例如：CN104409501A、CN111933698A。为了提高碳化硅器件集成密度，有人提出了碳化硅器件中制作嵌埋式栅极，沟道路径是纵向的；例如：CN113506826A、CN113299748A。在金氧半场效晶体管(MOSFET)的应用中，以碳化硅(SiC)为衬底时，通常器件制作前在碳化硅衬底上需要在制作碳化硅外延层，器件制造中需要制作沟道顺从层。

为了改善在嵌埋式栅极底部的电场，带隙较窄(1.2eV)使用硅(Si)衬底的MOSFET器件会在栅底制作电荷平衡柱，其制作工序是先挖沟槽，再离子注入形成电荷平衡结，电荷平衡结的深度与外形会有较大变化。但在以碳化硅(SiC)为衬底的MOSFET器件中，对精度要求更高。在挖槽的刻蚀误差与且表面沟道顺从层的限制下，电荷平衡结有可能穿透到碳化硅衬底，影响电性能，并且电荷平衡结存在受到注入沟道顺从层的浓度干扰而不可调整。

发明内容

本发明的主要目的一是提供一种碳化硅MOSFET器件，主要进步在于，令栅底电荷平衡结的底部深度与外形受到比较好的截面柱形规范，解决碳化硅MOSFET器件中电荷平衡结的底部受到挖槽深度误差引起的电性能不稳定以及电荷平衡结的浓度不可调整的问题。

本发明的主要目的二是提供一种碳化硅MOSFET器件的制造方法，用以实现栅底电荷平衡结的底部深度与外形的截面柱形规范在碳化硅MOSFET器件的应用。

本发明的主要目的一是通过以下技术方案得以实现的：

提出一种碳化硅MOSFET器件，包括：

外延片结构，包括碳化硅衬底以及在所述碳化硅衬底上的碳化硅外延层；所述碳化硅外延层内形成有第一电荷平衡柱与第二电荷平衡柱；由所述碳化硅外延层的上表面开设有栅极沟槽以及在所述栅极沟槽两侧的接触沟槽，所述栅极沟槽对准在所述第一电荷平衡柱上，所述接触沟槽对准在所述第二电荷平衡柱上；其中，所述第一电荷平衡柱与所述第二电荷平衡柱基本由预置叠层阱所构成，以避免所述第一电荷平衡柱与所述第二电荷平衡柱穿透到所述碳化硅衬底；所述外延片结构在所述碳化硅外延层表面形成有挖槽后的沟道顺从层，所述沟道顺从层在所述栅极沟槽的底部与所述第一电荷平衡柱相接，在所述接触沟槽的底部与所述第二电荷平衡柱相接；

栅极结构，嵌埋式设置在所述栅极沟槽内；

源极结构，设置在所述外延片结构的顶面，所述源极结构还填充于所述接触沟槽内，使所述源极结构与所述外延片结构形成非平面的欧姆接触；及

漏极结构，设置在所述外延片结构的底面。