[发明专利]基于UVM的Level-2行情解码电路验证激励生成方法与验证平台

权利要求书

1.一种基于UVM的Level-2行情解码电路验证激励生成方法，其特征在于，包括如下步骤：

（1）uvm_test启动一个验证案例，利用uvm_do使得序列生成器开始产生一个STEP事务；STEP事务选择例化一个FAST消息类；FAST消息类中包含存在位图序列以及与存在位图序列的序列一一对应的字段；

（2）FAST消息类随机化存在位图序列与字段；存在位图序列压入第二字节队列；将存在位图序列标识为有效的对应字段压入第二字节队列；

（3）STEP事务生成消息头，并将消息头压入第一字节队列；

（4）STEP事务将FAST消息类中第二字节队列取出并压入第一字节队列；

（5）STEP事务生成消息尾，压入第一字节队列。

2.根据权利要求1所述的基于UVM的Level-2行情解码电路验证激励生成方法，其特征在于：所述STEP事务继承自uvm_sequence_item基类，内部以string类型定义生成符合STEP协议的消息头和消息尾，确保压入字节队列时为ASCII编码形式；所述STEP事务中的第一字节队列用来存放和向驱动器传递消息头、消息体和消息尾。

3.根据权利要求1所述的基于UVM的Level-2行情解码电路验证激励生成方法，其特征在于：所述FAST消息类内定义有随机类型的存在位图序列和具体的FAST消息模板；FAST消息模板由该模板对应的各个字段变量组成，每个字段变量均为随机类型；FAST消息模板中的各个字段变量均有符合交易所规范的约束；FAST消息类将在STEP事务中进行例化，用来产生随机化的消息体部分。

4.根据权利要求1所述的基于UVM的Level-2行情解码电路验证激励生成方法，其特征在于：STEP事务和FAST消息类具有将当前生成的消息数据写出到本地文件的功能；写出的消息数据为压入字节队列之前的状态；即以明文的形式呈现；可以作为人工判读的参考。

5.一种应用如权利要求1所述的基于UVM的Level-2行情解码电路验证激励生成方法的验证平台，其特征在于，包括：uvm_test、序列生成器和环境组件；

所述uvm_test负责配置不同的验证案例，开启对应验证案例的序列生成器；并以此为根节点依照uvm树形层次结构例化验证平台各个组件；

所述序列生成器按照uvm_test配置的验证案例，生成对应的随机激励，也即STEP事务；

所述环境组件，包括输入代理、输出代理、参考模型和计分板；

所述输入代理在环境组件中例化，包括序列启动器和驱动器；

所述序列启动器负责将所述序列生成器生成的STEP事务传递给所述驱动器；

所述驱动器接收所述序列启动器传递的STEP事务，并将STEP事务中包含的消息数据通过接口层传送到待测电路的输入端口以及所述参考模型；

所述输出代理在环境组件中例化，包括监视器；

所述监视器通过所述接口层接收待测电路输出的pin级信号，将其转化为事务；并作为实际输出发送到所述计分板；

所述参考模型从所述序列生成器生成的STEP事务中，将FAST消息数据提取出来，并将其作为期望输出发送到所述计分板；

所述计分板对比期望输出与实际输出是否一致，一致则判定待测电路的功能符合设计需求，反之则判定待测电路功能不符合设计需求，并中断验证过程；

所述接口层，连接待测电路输入端口、输出端口与验证平台；依照待测电路设计需求的输入输出端口进行定义。

6.根据权利要求5所述的验证平台，其特征在于：所述驱动器将STEP事务中的字节队列取出，并转化为pin级信号通过所述接口层发送到待测电路的输入端口；所述参考模型通过uvm_tlm_analysis_fifo接收驱动器传递的STEP事务，并通过事务内的字段信息，取出FAST消息数据中的各部分组合成期望输出。

7.根据权利要求5所述的验证平台，其特征在于：STEP事务中保留了Level-2行情中STEP协议与FAST消息模板的字段信息；在字段信息的辅助下，STEP事务中作为消息体的FAST消息数据能够直接作为期望输出。