[发明专利]具有帧计数功能的跨时钟域数据处理方法

说明书

本发明公开一种具有帧计数功能的跨时钟域数据处理方法，通过开辟一大块RAM作为数据缓存模块，将数据循环的写入数据缓存模块中；采用一个地址存储模块来存储每帧数据在数据缓存模块中的开始地址和结束地址，这样就保证当有连续的多帧数据(数据帧的个数小于FIFO的深度)写入时，后面写入数据的开始地址和结束地址不会覆盖掉前面数据的开始地址和结束地址；采用帧计数功能，当一帧数据写入数据缓存模块且地址写入地址存储模块后有效帧计数器加1，当一帧从数据缓存模块中成功读出后，有效帧计数器减1，这样就能实时监测数据缓存模块中有多少帧数据没有读出。本发明能够解决跨时钟域数据处理系统容易引起亚稳态从而造成链路上的数据错误的问题。

技术领域

本发明涉及通信技术领域，具体涉及一种具有帧计数功能的跨时钟域数据处理方法。

背景技术

在利用FPGA进行系统设计时，为了提高系统的稳定性和可靠性一般都采用同步设计方法。同步设计方法是整个系统都在时钟的作用下工作。对于只有一个时钟的单时钟域数据处理系统，所有的数据都在同一个时钟的作用下工作，不存在跨时钟域处理问题。对于复杂的系统为了满足系统设计需求一般存在多个时钟域，当数据从一个时钟域产生需要传递到另外一个时钟域使用时，若数据传输不满足寄存器的时序要求就会产生亚稳态，产生亚稳态后寄存器的输出端在状态稳定之前可能出现毛刺、震荡或固定在某一个电压值等问题。当数据到达新的时钟域后，有的数据会被判断为0有的会被判断为1，造成数据在新的时钟域下逻辑混乱，从而引起系统数据传输错误。

目前跨时钟域的处理方法主要有：①增加两级寄存器：该方法主要适用于单bit的数据，而对于多bit的数据不适用。当多bit的数据都增加两级寄存器后，不同bit的数据延迟可能不同，对低速的数据传输没有问题，但对于高速的数据传输可能会引起亚稳态。此外，对于单bit增加两级寄存器的跨时钟域处理方式也不能完全消除亚稳态。②增加异步双口RAM：该方法是目前应用最广泛的跨时钟处理方式，主要适用于多bit数据的跨时钟域处理；一般采用一大块连续的RAM循环存储数据，当有一帧数据要写入到连续的RAM时，系统首先产生并记录要写入一帧数据的开始地址，当一帧数据写入完成后记录数据写入的结束地址，同时将存储这帧数据RAM的开始地址和结束地址存储在两个寄存器数组中，当系统检测到有数据需要读出时，从寄存器数组中取出数据的开始地址和结束地址，根据取到的开始和结束地址从RAM中读取相应的数据。由于采用寄存器数组来存储一帧数据的开始地址和结束地址，当系统内有连续的多包数据要存储时，后面数据的开始地址和结束地址可能会覆盖掉没有读出数据的开始地址和结束地址，从而造成链路上的数据错误。

发明内容

本发明所要解决的是的跨时钟域数据处理系统容易引起亚稳态从而造成链路上的数据错误的问题，提供一种具有帧计数功能的跨时钟域数据处理方法。

为解决上述问题，本发明是通过以下技术方案实现的：

具有帧计数功能的跨时钟域数据处理方法，包括步骤如下：

1)数据写入过程：

步骤1.1、在空闲状态下，系统判断当前是否有数据帧写入请求：

如果没有数据帧写入请求时，则保持空闲状态；

如果有数据帧写入请求时，则根据上次数据帧写入的结束地址加载本次数据帧写入的开始地址，然后将本次数据帧写入数据缓存模块中，在本次数据帧写入的过程中，数据缓存模块的地址在每个写时钟周期进行加1操作；当本次数据帧写入数据缓存模块结束后，将数据缓存模块的当前地址作为本次数据帧写入的结束地址，并执行步骤1.2；

步骤1.2、根据本次数据帧写入的开始地址和本次数据帧写入的结束地址判断本次写入的数据帧是否满足预定的数据帧长度：

如果数据帧长度不满足要求，则将本次数据帧作为不合格数据帧丢弃，并进入空闲状态；