[发明专利]用于在处理器中预取物理页的系统、装置和方法

说明书

本公开涉及用于在处理器中预取物理页的系统、装置和方法。在一个实施例中，一种处理器包括：一个或多个执行电路，用于执行指令；流预测电路，与一个或多个执行电路相耦合，该流预测电路用于接收针对信息的需求请求，并且至少部分基于需求请求，来生成针对第一页的页预取提示；以及预取器电路，用于生成第一预取请求，每个第一预取请求针对一缓存线，流预测电路与预取器电路解耦。描述和要求保护了其他实施例。

技术领域

实施例涉及处理器电路，更具体而言，涉及用于从存储器层次体系中预取信息的预取电路。

背景技术

在处理器中，核心通常包括执行电路，以使用数据来执行指令。在一些场景中，可从存储器层次体系获得这个数据。当特定指令的数据不可用时，就会向存储器层次体系请求该数据。在这种情形中，当数据不可用时，就会发出所谓的需求请求来获得数据。除了这种需求请求以外，现代处理器通常还包括预取电路，以便在数据可能被执行电路使用之前提前获得该数据。虽然这种预取可以减少时延并且提高性能，但是传统的预取实现方式可能会受到带宽和容量问题的影响。

发明内容

根据本公开的一个实施例，提供了一种用于生成预取请求的处理器，包括：一个或多个执行电路，用于执行指令；流预测电路，与所述一个或多个执行电路相耦合，所述流预测电路用于接收针对信息的需求请求，并且至少部分基于所述需求请求，来生成针对第一页的页预取提示；以及预取器电路，用于生成第一预取请求，每个第一预取请求针对一缓存线，所述流预测电路与所述预取器电路解耦。

根据本公开的另一个实施例，提供了一种用于发送预取请求的方法，包括：在处理器的第二缓存存储器中接收来自所述处理器的第一缓存存储器的页预取提示；为所述页预取提示分配页预取检测器；在所述页预取检测器中基于所述页预取提示来生成多个第一预取请求；并且在耦合在所述第二缓存存储器和所述处理器的共享缓存存储器之间的互连的可用槽位中，将所述多个第一预取请求发送到所述共享缓存存储器。

根据本公开的另一个实施例，提供了至少一种计算机可读存储介质，在其上存储有指令，所述指令在由机器执行时，使得所述机器执行上述方法。

根据本公开的另一个实施例，提供了一种用于处理预取请求的系统，包括：片上系统(SoC)，包括：一个或多个执行电路，用于执行指令；第一缓存存储器，与所述一个或多个执行电路相耦合，所述第一缓存存储器包括流预测电路，所述流预测电路用于接收针对第一页中的信息的需求请求，并且至少部分基于所述需求请求，来生成针对第二页的页预取提示；以及第二缓存存储器，与所述第一缓存存储器相耦合，所述第二缓存存储器包括：第一预取电路，用于生成第一预取请求；以及页预取电路，用于基于所述页预取提示来生成第二预取请求，其中，所述页预取电路与所述第一预取电路解耦；以及系统存储器，与所述SoC相耦合，其中，所述系统存储器用于响应于所述第一预取请求而从所述第一页向所述SoC发送第一信息，并且响应于所述第二预取请求而从所述第二页向所述SoC发送第二信息。

根据本公开的另一个实施例，提供了一种用于生成预取请求的设备，包括：一个或多个执行装置，用于执行指令；流预测装置，与所述一个或多个执行装置相耦合，所述流预测装置用于接收针对信息的需求请求，并且至少部分基于所述需求请求，来生成针对第一页的页预取提示；以及预取器装置，用于生成第一预取请求，每个第一预取请求针对一缓存线，所述流预测装置与所述预取器装置解耦。

附图说明

图1是根据一实施例的处理器的框图。

图2是根据一实施例的中级缓存的框图。

图3是根据一实施例的方法的流程图。

图4是根据另一实施例的方法的流程图。

图5A是根据本发明的实施例图示出示范性有序流水线和示范性寄存器重命名、乱序发出/执行流水线两者的框图。