[发明专利]消隐时间迭代控制方法

权利要求书

1.消隐时间迭代控制方法，其特征在于：对消隐时间电路进行迭代控制，消隐时间电路中的开关Qs是受控于消隐时间脉冲，消隐时间脉冲宽度是由迭代调节进行设定。

2.根据权利要求1所述的消隐时间迭代控制方法，其特征在于：按照使得开关电路根据迭代得到最佳的消隐时间运行得到的开关周期Ts介于最小允许开关周期Tsmin和最大允许开关周期Tsmax之间为目标的，对消隐时间电路进行迭代控制，消隐时间电路中的开关Qs是受控于消隐时间脉冲，消隐时间脉冲宽度是由迭代调节进行设定。

3.根据权利要求2所述的消隐时间迭代控制方法，其特征在于：包括用于记录客观的开关周期Ts的可复位积分器、对应最小允许开关周期的阀电平Vref1、对应最大允许开关周期的阀电平Vref2；

每个开关周期Ts开始，可复位积分器将积分输出电压清零后开始积分操作，从而使得积分输出电压自零开始随时间增加而增加；

通过调整可复位积分器上的电压VIN使得：当开关周期Ts起始到积分输出电压与Vref1经比较器1比较后输出逻辑高电平的时间段对应最小允许开关周期Tsmin；当开关周期Ts起始到积分输出电压与Vref2经比较器2比较后输出逻辑高电平的时间段对应最大允许开关周期Tsmax；

根据比较器1和比较器2输出的逻辑电平组合调节消隐时间增加/减小或保留原状态；从而相应调节消隐时间脉冲宽度。

4.根据权利要求3所述的消隐时间迭代控制方法，其特征在于：

组合逻辑模块根据比较器1和比较器2输出的逻辑电平，产生对应的加、减或保持不变的逻辑控制信号来控制累加器进行相应的操作，从而使得累加器进行相应的增加、减少或保持不变；

累加器的输出控制单稳电路输出的消隐时间脉冲宽度，消隐时间脉冲宽度决定消隐时间持续的长短。

5.根据权利要求3或4所述的消隐时间迭代控制方法，其特征在于，所述根据比较器1和比较器2输出的逻辑电平组合调节消隐时间增加和减小具体为如下所述：

当比较器1和比较器2输出的逻辑电平均为低电平，消隐时间增加；

当比较器1和比较器2输出的逻辑电平均为高电平，消隐时间减少；

当比较器1输出的逻辑电平为高电平而比较器2输出的逻辑电平为低电平，消隐时间不改变而保持原值。

6.根据权利要求1～5任一所述的消隐时间迭代控制方法，其特征在于：消隐时间电路是由检测电阻Rs经串联电阻Rd和开关Qs入地构成；

当消隐时间脉冲出现时，开关Qs导通，检测电阻Rs上电压经串联电阻Rd入地；电压比较器的输入为零；当消隐时间脉冲消失，开关Qs截至，检测电阻Rs上电压经串联电阻Rd加到电压比较器的输入端；每个开关周期开始时触发所述单稳电路产生累加器输出值对应脉宽的消隐时间脉冲。

7.根据权利要求6所述的消隐时间迭代控制方法，其特征在于：

所述可复位积分器为加法计数器，所述累加器为加减计数器；

加法计数器输入端接收来自开关电路运行得到的实际开关周期Ts，加法计数器内设置时钟CK，加法计数器的输出端分别与数字比较器2和数字比较器1的输入正端相连；来自给定的N位数字量S2与数字比较器2的输入负端相连，来自给定的N位数字量S1与数字比较器1的输入负端相连，数字比较器2和数字比较器1的输出端与组合逻辑的输入端相连，组合逻辑的输出端、加减计数器、单稳电路依次相连；

当加法计数器的N位数和对应时钟CK确定后，可以确定两个N位数字量S1和S2对应的最小允许开关周期Tsmin和最大允许开关周期Tsmax；使用数字比较器1和数字比较器2把加法计数器的N位数字量与N位数字量S1、N位数字量S2进行比较；数字比较器1和数字比较器2的逻辑输出经组合逻辑控制加减计数器的增加和减少或不变；

加减计数器的输出是N1位数字量，所述N1位数字量按照对应的权控制对应的电流源大小对单稳电路中电容充电而调节对应的消隐时间脉冲的脉宽。

8.根据权利要求6所述的消隐时间迭代控制方法，其特征在于：

所述可复位积分器为电流源Io对带清零开关的电容Ct充电电路，包括相并联的电流源Io、电容Ct、开关K，电流源Io的负端、电容Ct、开关K的负端入地；开关K的正端分别与电压比较器2和电压比较器1的输入正端相连；

所述累加器为加减计数器；

调整电流源Io大小使得电容Ct上达到最高电压时的时间是大于最大允许开关周期；电容Ct上电压分别与阀电平Vref1和阀电平Vref2经电压比较器1和电压比较器2比较对应的时间段是对应Tsmin和Tsmax；电压比较器1和电压比较器2的输出逻辑经组合逻辑模块控制加减计数器的增加、减少或保持不变；

所述加减计数器的输出是N1位数字量，所述N1位数字量按照对应的权控制对应的电流源大小对单稳电路中电容充电而调节对应的消隐时间脉冲的脉宽。